3D NAND闪存的形成方法技术

一种3D NAND闪存的形成方法，包括：提供半导体衬底；在半导体衬底上形成底层复合层；形成贯穿底层复合层厚度的第一凹槽；在第一凹槽中形成填充体层后，形成覆盖填充体层和底层复合层的顶层复合层；在顶层复合层和底层复合层中形成通孔后，在通孔中形成栅介质层和沟道层；形成覆盖顶层复合层、栅介质层和沟道层的第二绝缘层；去除填充体层正上方的第二绝缘层和顶层复合层，形成第二凹槽，然后去除所述填充体层，暴露出第一凹槽；之后，去除底层复合层中的第一牺牲层和顶层复合层中的第二牺牲层，形成开口；在开口中形成控制栅后，在凹槽中形成源线结构。所述方法能避免第一凹槽的宽度过小，从而避免控制栅与源线结构之间发生击穿。

【技术实现步骤摘要】
3DNAND闪存的形成方法
本专利技术涉及半导体制造领域，尤其涉及一种3DNAND闪存的形成方法。
技术介绍
快闪存储器(FlashMemory)又称为闪存，闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因此成为非挥发性存储器的主流存储器。根据结构的不同，闪存分为非门闪存(NORFlashMemory)和与非门闪存(NANDFlashMemory)。相比NORFlashMemory，NANDFlashMemory能提供及高的单元密度，可以达到高存储密度，并且写入和擦除的速度也更快。随着平面型闪存的发展，半导体的生产工艺取得了巨大的进步。但是目前平面型闪存的发展遇到了各种挑战：物理极限，如曝光技术极限、显影技术极限及存储电子密度极限等。在此背景下，为解决平面型闪存遇到的困难以及追求更低的单位存储单元的生产成本，三维(3D)闪存应用而生，例如3DNAND闪存。现有的3DNAND闪存的结构示意图，参考图1，包括：半导体衬底100；半导体衬底100上的若干层层叠的控制栅110；第一绝缘层120，位于相邻层的控制栅110之间、底层的控制栅110和半导体衬底100之间、顶层的控制栅110表面；贯穿所述控制栅110和第一绝缘层120的厚度的通孔(未图示)；位于所述通孔底部的衬底延伸区101；栅介质层130，位于衬底延伸区101上的所述通孔的侧壁、及衬底延伸区101的部分表面；沟道层140，位于所述通孔内且位于栅介质层130表面；沟道介质层150，位于所述通孔内且被所述沟道层140包裹；第二绝缘层160，覆盖第一绝缘层120、控制栅110、栅介质层130、沟道层140和沟道介质层150；凹槽170，贯穿所述第二绝缘层160、第一绝缘层120和控制栅110的厚度；源线掺杂区180，位于所述凹槽170下的半导体衬底100中；源线结构(未图示)，填充满所述凹槽170；位于各层控制栅110表面的若干字线插塞111；位于若干字线插塞111顶部的若干字线112；位线插塞190，贯穿所述第二绝缘层160厚度且与所述沟道层140连接；若干分立的位线191，位于若干位线插塞190顶部表面，且横跨所述源线结构。然而，现有技术中形成的3DNAND闪存的性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种3DNAND闪存的形成方法，避免第一凹槽的宽度过小，从而避免控制栅与源线结构之间发生击穿的现象。为解决上述问题，本专利技术提供一种3DNAND闪存的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成底层复合层，所述底层复合层包括交错层叠的若干层第一子绝缘层和若干层第一牺牲层，且所述底层复合层的底层为第一子绝缘层，所述底层复合层的顶层为第一牺牲层；刻蚀所述底层复合层，形成贯穿所述底层复合层厚度的第一凹槽；在所述第一凹槽中形成填充体层后，形成覆盖所述填充体层和底层复合层的顶层复合层，所述顶层复合层包括交错层叠的若干层第二子绝缘层和若干层第二牺牲层，且所述顶层复合层的底层和顶层均为第二子绝缘层；在所述顶层复合层和底层复合层中形成通孔后，在所述通孔侧壁形成栅介质层；在所述通孔中形成沟道层，所述沟道层位于所述栅介质层的表面；形成覆盖所述顶层复合层、栅介质层和沟道层的第二绝缘层；去除所述填充体层正上方的第二绝缘层和顶层复合层，形成第二凹槽；形成第二凹槽后，去除所述填充体层，暴露出第一凹槽，第一凹槽和第二凹槽贯通构成凹槽；形成所述凹槽后，去除所述第一牺牲层和第二牺牲层，形成开口；在所述开口中形成控制栅后，在所述凹槽中形成源线结构。可选的，刻蚀所述底层复合层的工艺为各向异性干刻工艺。可选的，所述填充体层的材料为氧化硅、氮氧化硅或碳氧化硅。可选的，形成所述填充体层的方法为：在所述第一凹槽中和所述底层复合层顶部表面形成填充体初始层；去除高于所述底层复合层顶部表面的填充体初始层，形成填充体层。可选的，所述第二绝缘层的材料为氧化硅、氮氧化硅或碳氧化硅。可选的，去除所述填充体层正上方的第二绝缘层和顶层复合层的工艺为各向异性干刻工艺。可选的，去除所述填充体层的工艺为湿法刻蚀工艺。可选的，所述湿法刻蚀的参数为：采用的刻蚀溶液为NH4和HF的混合溶液，NH4的体积百分比浓度为25％～60％，HF的体积百分比浓度为30％～60％，刻蚀温度为20摄氏度～30摄氏度。可选的，所述第一子绝缘层和第二子绝缘层的材料为氧化硅、氮氧化硅或碳氧化硅。可选的，所述第一牺牲层和第二牺牲层的材料为氮化硅。可选的，形成所述源线结构的步骤为：在所述凹槽的侧壁和底部形成源隔离层；在所述源隔离层表面形成填充满所述凹槽的源导电层，所述源隔离层和所述源导电层构成源线结构。可选的，形成所述填充体层之前，还包括：形成位于第一凹槽侧壁和底部的第一保护层；去除所述填充体层和第一保护层正上方的第二绝缘层和顶层复合层，形成第二凹槽；形成所述第二凹槽后，还包括：在第二凹槽侧壁形成第二保护层；以所述第一保护层和第二保护层为掩膜去除所述填充体层后，去除所述第一保护层和第二保护层，暴露出第一凹槽。可选的，形成所述第二绝缘层后，还包括：在所述第二绝缘层上由下到上依次形成掩膜保护层和图形化的无定型碳掩膜层；以所述图形化的无定型碳掩膜层为掩膜刻蚀所述填充体层和第一保护层正上方的掩膜保护层、第二绝缘层和顶层复合层，形成第二凹槽；以所述掩膜保护层、第一保护层和第二保护层为掩膜去除所述填充体层。与现有技术相比，本专利技术的技术方案具有以下优点：由于在形成顶层复合层之前，在所述底层复合层中形成了第一凹槽，然后在第一凹槽中形成填充体层占据第一凹槽的位置以进行后续的步骤(包括形成顶层复合层、通孔、栅介质层、沟道层、第二绝缘层的步骤)，待上述步骤完成后，去除所述填充体层正上方的第二绝缘层和顶层复合层，形成第二凹槽，待形成控制栅后，在所述第一凹槽和第二凹槽中形成源线结构。可见，只需要在形成所述顶层复合层之前，对所述底层复合层进行刻蚀就可以形成第一凹槽，而不需要在形成顶层复合层和第二绝缘层后，对第二绝缘层、顶层复合层和底层复合层进行刻蚀才能形成贯穿底层复合层厚度的第一凹槽。由于底层复合层的厚度相对于顶层复合层、底层复合层和第二绝缘层的总厚度较小，能够避免在底层复合层中形成的第一凹槽的宽度过小。第一凹槽和第二凹槽贯通构成凹槽，从而本专利技术能够避免所述凹槽的底部宽度过小，避免控制栅与源线结构之间发生击穿的现象。附图说明图1为现有技术中3DNAND闪存的结构示意图；图2至图4为现有技术中3DNAND闪存形成过程的结构示意图；图5至图28是本专利技术一实施例中3DNAND闪存形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有技术形成的3DNAND闪存性能有待提高。参考图1，图1现有技术中3DNAND闪存的结构示意图。为形成图1所示的3DNAND闪存，现有技术中需要进行以下的步骤：参考图2，提供半导体衬底100；在所述半导体衬底100上形成复合层122，所述复合层122包括交错层叠的若干层第一绝缘层120和若干层牺牲层121，且所述复合层122的顶层和底层均为第一绝缘层120；在所述复合层122中形成贯穿所述复合层122厚度的通孔(未图示)；在所述通孔底部形成衬底延伸区101；形成衬底延伸区10本文档来自技高网...

【技术保护点】
一种3D NAND闪存的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成底层复合层，所述底层复合层包括交错层叠的若干层第一子绝缘层和若干层第一牺牲层，且所述底层复合层的底层为第一子绝缘层，所述底层复合层的顶层为第一牺牲层；刻蚀所述底层复合层，形成贯穿所述底层复合层厚度的第一凹槽；在所述第一凹槽中形成填充体层后，形成覆盖所述填充体层和底层复合层的顶层复合层，所述顶层复合层包括交错层叠的若干层第二子绝缘层和若干层第二牺牲层，且所述顶层复合层的底层和顶层均为第二子绝缘层；在所述顶层复合层和底层复合层中形成通孔后，在所述通孔侧壁形成栅介质层；在所述通孔中形成沟道层，所述沟道层位于所述栅介质层的表面；形成覆盖所述顶层复合层、栅介质层和沟道层的第二绝缘层；去除所述填充体层正上方的第二绝缘层和顶层复合层，形成第二凹槽；形成第二凹槽后，去除所述填充体层，暴露出第一凹槽，第一凹槽和第二凹槽贯通构成凹槽；形成所述凹槽后，去除所述第一牺牲层和第二牺牲层，形成开口；在所述开口中形成控制栅后，在所述凹槽中形成源线结构。

【技术特征摘要】
1.一种3DNAND闪存的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成底层复合层，所述底层复合层包括交错层叠的若干层第一子绝缘层和若干层第一牺牲层，且所述底层复合层的底层为第一子绝缘层，所述底层复合层的顶层为第一牺牲层；刻蚀所述底层复合层，形成贯穿所述底层复合层厚度的第一凹槽；在所述第一凹槽中形成填充体层后，形成覆盖所述填充体层和底层复合层的顶层复合层，所述顶层复合层包括交错层叠的若干层第二子绝缘层和若干层第二牺牲层，且所述顶层复合层的底层和顶层均为第二子绝缘层；在所述顶层复合层和底层复合层中形成通孔后，在所述通孔侧壁形成栅介质层；在所述通孔中形成沟道层，所述沟道层位于所述栅介质层的表面；形成覆盖所述顶层复合层、栅介质层和沟道层的第二绝缘层；去除所述填充体层正上方的第二绝缘层和顶层复合层，形成第二凹槽；形成第二凹槽后，去除所述填充体层，暴露出第一凹槽，第一凹槽和第二凹槽贯通构成凹槽；形成所述凹槽后，去除所述第一牺牲层和第二牺牲层，形成开口；在所述开口中形成控制栅后，在所述凹槽中形成源线结构。2.根据权利要求1所述的3DNAND闪存的形成方法，其特征在于，刻蚀所述底层复合层的工艺为各向异性干刻工艺。3.根据权利要求1所述的3DNAND闪存的形成方法，其特征在于，所述填充体层的材料为氧化硅、氮氧化硅或碳氧化硅。4.根据权利要求1所述的3DNAND闪存的形成方法，其特征在于，形成所述填充体层的方法为：在所述第一凹槽中和所述底层复合层顶部表面形成填充体初始层；去除高于所述底层复合层顶部表面的填充体初始层，形成填充体层。5.根据权利要求1所述的3DNAND闪存的形成方法，其特征在于，所述第二绝缘层的材料为氧化硅、氮氧化硅或碳氧化硅。6.根据权利要求1所述的3DNAND闪存的形成方法，其特征在于，去除所述填充体层正上方的第二...

【专利技术属性】
技术研发人员：张金霜，曹恒，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31