一种三维存储器及其制作方法技术

本发明专利技术公开了一种三维存储器及其制作方法，包括：S1、提供一半导体衬底；S2、在半导体衬底一表面上形成存储结构，其中，存储结构包括：位于半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿多个绝缘层的沟道孔及位于沟道孔内的堆叠结构，多个贯穿多个绝缘层的沟槽，覆盖相邻两个绝缘层之间相对表面和相应堆叠结构侧壁的介质层；S3、沉积金属层以覆盖介质层的内壁表面和绝缘层朝向沟槽的侧面；S4、回刻蚀金属层，以形成位于介质层的内壁中的金属栅；S5、重复步骤S3和S4预设次数。本发明专利技术提供的技术方案，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量。

Three dimensional memory and manufacturing method thereof

The invention discloses a three-dimensional memory and manufacturing method thereof, including: S1, S2, a semiconductor substrate is provided; in the form of storage structure, a semiconductor substrate on the surface of the storage structure includes a surface in the semiconductor substrate, and superimposed along the vertical direction of a plurality of insulating layer, a plurality of through a plurality of insulating layers the channel is located in the hole and stacked structure channel hole, a plurality of through a plurality of insulating layers of the trench dielectric layer between two adjacent insulating layer relative to the surface and the corresponding side wall of the stacked structure; S3, a metal layer is deposited to cover the inner surface of dielectric layer and the insulating layer toward the trench side; S4 back etching metal layer, metal gate dielectric layer to form a wall located in; S5, repeat steps S3 and S4 default number. The technical proposal of the invention provides a method for repeatedly depositing metal layers and etching metal layers repeatedly when making three-dimensional memory, thereby improving the quality of the formed metal grids.

【技术实现步骤摘要】
一种三维存储器及其制作方法
本专利技术涉及三维存储器
，更为具体的说，涉及一种三维存储器及其制作方法。
技术介绍
随着平面型存储器的不断发展，半导体的生产工艺取得了巨大的进步。但是近几年来，平面型存储器的发展遇到了各种挑战：物理极限，现有的显影技术极限以及存储电子密度极限等。在此背景下，为解决平面型存储器遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器的结构应运而生，目前三维存储器的技术研发已成为国际上研发的主流。
技术实现思路
有鉴于此，本专利技术提供了一种三维存储器及其制作方法，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量，以达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。为实现上述目的，本专利技术提供的技术方案如下：一种三维存储器的制作方法，包括：S1、提供一半导体衬底；S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；S5、重复步骤S3和S4预设次数。可选的，所述金属层的材质为钨或铝。可选的，所述介质层包括：靠近所述绝缘层一侧的高K介质阻挡层；以及，位于所述高K介质阻挡层的内壁一侧的种子层，其中，所述种子层的材质为氮化钛或氮化钽。可选的，所述种子层的厚度范围为1nm～10nm，包括端点值。可选的，述存储结构的形成包括：在所述半导体衬底一表面形成沿竖直方向交替堆叠的所述多个绝缘层和多个牺牲层，其中，所述多个绝缘层为第一绝缘层至第N绝缘层，所述多个牺牲层为第一牺牲层至第N-1牺牲层，N为小于2的整数；贯穿所述多个绝缘层和多个牺牲层形成所述多个沟道孔；在所述沟道孔内形成所述堆叠结构；贯穿所述多个绝缘层和多个牺牲层形成所述多个沟槽；去除所述多个牺牲层；在相邻两个所述绝缘层之间形成所述介质层，其中，所述介质层覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁。可选的，所述牺牲层的厚度及绝缘层的厚度范围均为10nm～80nm，包括端点值。可选的，所述多个绝缘层和多个牺牲层的厚度总和不小于1微米。可选的，所述绝缘层的材质为二氧化硅，所述牺牲层的材质为氮化硅。可选的，所述半导体衬底为P型半导体衬底。相应的，本专利技术还提供了一种三维存储器，所述三维存储器采用上述的三维存储器的制作方法制作而成。相较于现有技术，本专利技术提供的技术方案至少具有以下优点：本专利技术提供了一种三维存储器及其制作方法，制作方法，包括：S1、提供一半导体衬底；S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；S5、重复步骤S3和S4预设次数。由上述内容可知，本专利技术提供的技术方案，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量，以达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本申请实施例提供的一种三维存储器的制作方法的流程图；图2a～2d为与图1中制作方法相应的结构流程图；图3为本申请实施例提供的一种存储结构的制作方法的流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。正如
技术介绍
所述，随着平面型存储器的不断发展，半导体的生产工艺取得了巨大的进步。但是近几年来，平面型存储器的发展遇到了各种挑战：物理极限，现有的显影技术极限以及存储电子密度极限等。在此背景下，为解决平面型存储器遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器的结构应运而生，目前三维存储器的技术研发已成为国际上研发的主流。现有的三维存储器的金属栅的电阻较大、且栅控能力较差，使得三维存储器的性能较差。经研究，专利技术人发现造成上述技术问题的原因是由于金属层的沉积是在横向的介质层的内壁空间内进行填充，再加上沟道孔的阻挡作用，使得金属层并不能很好的填充进介质层的内壁空间，进而使得制作的金属栅的质量较差。基于此，本申请实施例提供了一种三维存储器及其制作方法，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量，以达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图3所示，对本申请实施例提供的技术方案进行详细的描述。参考图1所示，为本申请实施例提供的一种三维存储器的制作方法的流程图，其中，制作方法包括：S1、提供一半导体衬底；S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；S5、重复步骤S3和S4预设次数。由上述内容可知，本申请实施例提供的技术方案，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量，以达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。具体的，结合图2a至2d所示，对本申请实施例提供的制作方法进行更为详细的描述，其中，图2a～2d为与图1中制作方法相应的结构流程图。参考图2a所示，其对应图1中步骤S1，首先提供一半导体衬底100。在本申请一实施例中，半导体衬底100优选为P型半导体衬底，其材质可以为硅衬底，且其电阻率和缺陷数量有一定要求，对此需要根据实际应用进行具体选取，对此本申请不做具体限制。参考图2b所示，其对应图1中步骤S2，在所述半导体衬底100一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底100一表面上、且沿竖直方向叠加的多个绝缘层200，多个贯穿所述本文档来自技高网...

【技术保护点】
一种三维存储器的制作方法，其特征在于，包括：S1、提供一半导体衬底；S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；S5、重复步骤S3和S4预设次数。

【技术特征摘要】
1.一种三维存储器的制作方法，其特征在于，包括：S1、提供一半导体衬底；S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；S5、重复步骤S3和S4预设次数。2.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述金属层的材质为钨或铝。3.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述介质层包括：靠近所述绝缘层一侧的高K介质阻挡层；以及，位于所述高K介质阻挡层的内壁一侧的种子层，其中，所述种子层的材质为氮化钛或氮化钽。4.根据权利要求3所述的三维存储器的制作方法，其特征在于，所述种子层的厚度范围为1nm～10nm，包括端点值。5.根据权利要求1所述的三维存储器的制作方法，其特征在于，述存储结构的形成包...

【专利技术属性】
技术研发人员：徐强，夏志良，喻兰芳，李广济，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42