集成电路及其形成方法技术

本发明专利技术的实施例涉及包括高k金属栅极(HKMG)非易失性存储器(NVM)器件并且提供小规模和高性能的集成电路(IC)以及形成方法。在一些实施例中，集成电路包括逻辑区域和邻近逻辑区域设置的嵌入式存储区域。逻辑区域具有逻辑器件，逻辑器件设置在衬底上方并且包括设置在第一高k栅极介电层上方的第一金属栅极。存储区域具有非易失性存储器(NVM)器件，该器件包括设置在第二高k栅极介电层上方的第二金属栅极。通过逻辑区域和存储区域两者中都具有HKMG结构，提高了IC性能并且新兴技术节点(如，28nm及以下)中的进一步缩放成为可能。

Integrated circuit and method of forming the same

Embodiments of the present invention relate to a high k metal gate (HKMG) nonvolatile memory (NVM) device and provide an integrated circuit (IC) with small scale and high performance and a method of forming. In some embodiments, the integrated circuit includes an embedded region of logic and an embedded storage area disposed adjacent to the logical region. The logic region has a logic device, the logic device is disposed above the substrate and includes a first metal gate disposed above the first high k gate dielectric layer. The storage area has a non-volatile memory (NVM) device including a second metal gate disposed above the second high k gate dielectric layer. Through both logical and storage areas, both have HKMG structures that improve IC performance, and further scaling in emerging technology nodes (such as 28nm and below) is possible.

【技术实现步骤摘要】
集成电路及其形成方法
本专利技术的实施例涉及半导体领域，更具体地涉及集成电路及其形成方法。
技术介绍
嵌入式存储器是用于半导体工业中以提高集成电路(IC)的性能的技术。嵌入式存储器是非独立的存储器，它与逻辑核芯集成在同一芯片上，并且支持逻辑核芯完成预期的功能。高性能的嵌入式存储器由于其高速度和宽总线的特性而成为VLSI中的关键部件，从而消除了芯片间通信。
技术实现思路
本专利技术的实施例提供了一种集成电路(IC)，包括：逻辑区域，包括逻辑器件，所述逻辑器件设置在衬底上方并且包括设置在第一高k栅极介电层上方的第一金属栅极；以及嵌入式存储区域，设置为邻近所述逻辑区域并且包括非易失性存储器(NVM)器件，所述非易失性存储器器件包括设置在第二高k栅极介电层上方的第二金属栅极。本专利技术的实施例还提供了一种集成电路(IC)，包括：逻辑区域，包括逻辑器件，所述逻辑器件设置在衬底上方并且包括设置在第一高k栅极介电层上方的第一金属栅极；以及嵌入式存储区域，设置为邻近所述逻辑区域并且包括非易失性存储器(NVM)器件，所述非易失性存储器器件包括设置在所述衬底上方的分裂栅极闪速存储器单元；其中，所述分裂栅极闪本文档来自技高网...

【技术保护点】
一种集成电路(IC)，包括：逻辑区域，包括逻辑器件，所述逻辑器件设置在衬底上方并且包括设置在第一高k栅极介电层上方的第一金属栅极；以及嵌入式存储区域，设置为邻近所述逻辑区域并且包括非易失性存储器(NVM)器件，所述非易失性存储器器件包括设置在第二高k栅极介电层上方的第二金属栅极。

【技术特征摘要】
2015.12.14 US 14/967,7671.一种集成电路(IC)，包括：逻辑区域，包括逻辑器件，所述逻辑器件设置在衬底上方并且包括设置...

【专利技术属性】
技术研发人员：吴伟成，邓立峰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71