集成电路的设计方法及装置制造方法及图纸

本发明专利技术提供一种集成电路的设计方法及装置，所述集成电路的设计方法包括：定时检测前端文件的更新情况；在所述前端文件有更新的情况下，根据所述前端文件以预定的执行方式通过后端设计工具执行预定的数字后端设计流程，从而更新集成电路的设计。通过本发明专利技术能够解决现有技术无法根据前端文件的更新情况及时启动数字后端设计的流程的问题，以便数字后端人员及时查看设计结果，推动整个项目的进度。

Integrated circuit design method and apparatus

The invention provides a method and apparatus for designing integrated circuits, including the design method of the integrated circuit: update detection front-end file from time to time; in the front end of file update case, according to the front end of file in a predetermined execution mode through the back-end design tools to perform digital back-end design flow reservation, design in order to update the integrated circuit. The invention can solve the existing technology can not be updated according to the front-end file timely start digital backend design process, so that the number of back-end personnel to view the design results, promote the progress of the whole project.

【技术实现步骤摘要】

本专利技术涉及集成电路芯片设计领域，尤其涉及一种集成电路的设计方法及装置。
技术介绍
在芯片设计过程中，需要不断地发现问题并根据问题调整设计，存在数字前端和后端的交互。在现有的交互过程中，通常是数字前端人员更新网表(netlist)或约束(sdc)之后，通知数字后端人员，然后由数字后端人员根据更新的网表或约束，重新开始运行设计流程。若相关人员缺失，会造成交互延滞而浪费时间，降低工作效率由于数字后端设计流程的运行时间较长，在流片之前的最后阶段，若不及时启动后端设计流程，查看设计结果，会影响整个项目的进度。而现有技术无法根据前端文件的更新情况及时启动数字后端设计的流程。
技术实现思路
有鉴于此，本专利技术提供一种集成电路的设计方法及装置，以根据前端文件的更新情况，及时启动数字后端设计的流程，方便数字后端人员及时查看设计结果，推动整个项目的进度。根据本专利技术的第一方面，提供一种集成电路的设计方法，包括：定时检测前端文件的更新情况；在所述前端文件有更新的情况下，根据所述前端文件以预定的执行方式通过后端设计工具执行预定的数字后端设计流程，从而更新集成电路的设计。进一步地，所述以预定的执行方式通过后端设计工具执行预定的数字后端设计流程包括：在所述预定的执行方式为第一方式的情况下，通过所述后端设计工具执行所述预定的数字后端设计流程后打开所述后端设计工具的图形用户界面；在所述预定的执行方式为第二方式的情况下，通过所述后端设计工具执行所述预定的数字后端设计流程后继续定时检测所述前端文件的更新情况。进一步地，所述预定的数字后端设计流程包括以下顺序的任一步骤及所述任一步骤之前的所有步骤：初始设计；标准单元布局和优化；时钟树综合和优化；时钟树布线和优化；信号线布线；信号线布线优化；完成芯片设计；输出结果。进一步地，所述定时检测前端文件的更新情况包括：每间隔预定时间执行更新指令，将所述前端文件更新至版本库中对应的最新版本得到执行结果信息，如果所述执行结果信息中存在数据更新的标志，则判定所述前端文件有更新。进一步地，所述后端设计工具包括集成电路编译器ICCompiler。进一步地，所述通过后端设计工具执行预定的数字后端设计流程包括：在工具命令语言TCL解释器中，使用循环语句调用gmake命令执行与所述预定的数字后端设计流程中各个步骤对应的工具命令语言TCL脚本文件以通过集成电路编译器ICCompiler执行预定的数字后端设计流程。进一步地，在所述执行方式为第一方式的情况下，不执行与所述各个步骤中最后一个步骤对应的工具命令语言TCL脚本文件中的退出命令，仅执行与其他步骤对应的工具命令语言TCL脚本文件中的退出命令；在所述执行方式为第二方式的情况下，执行与所述各个步骤对应的工具命令语言TCL脚本文件中的退出命令，在接收到预定指令的情况下，终止所述循环语句的执行。进一步地，在所述使用循环语句调用gmake命令之前，删除执行gmake命令所产生的对应于所述各个步骤的文件。根据本专利技术的第二方面，提供一种集成电路的设计装置，包括：检测模块，用于定时检测前端文件的更新情况；执行模块，用于在所述前端文件有更新的情况下，根据所述前端文件以预定的执行方式通过后端设计工具执行预定的数字后端设计流程，从而更新集成电路的设计。进一步地，所述执行模块包括：第一执行单元，用于在所述预定的执行方式为第一方式的情况下，通过所述后端设计工具执行所述预定的数字后端设计流程后打开所述后端设计工具的图形用户界面；第二执行单元，用于在所述预定的执行方式为第二方式的情况下，通过所述后端设计工具执行所述预定的数字后端设计流程后继续定时检测所述前端文件的更新情况。进一步地，所述执行模块根据所述前端文件以预定的执行方式通过后端设计工具执行包括以下顺序的任一步骤及所述任一步骤之前的所有步骤的预定的数字后端设计流程：初始设计；标准单元布局和优化；时钟树综合和优化；时钟树布线和优化；信号线布线；信号线布线优化；完成芯片设计；输出结果。进一步地，所述检测模块用于每间隔预定时间执行更新指令，将所述前端文件更新至版本库中对应的最新版本得到执行结果信息，如果所述执行结果信息中存在数据更新的标志，则判定所述前端文件有更新。根据本专利技术提供的方案，能够根据前端文件的更新情况，及时启动数字后端设计的流程，方便数字后端人员及时查看设计结果，推动整个项目的进度。本专利技术的实施例中，在后端设计人员不在场的情况下，通过定时检测前端文件是否更新，在前端文件有更新的情况下，自动启动后端设计工具执行数字后端设计流程，且提供两种数字后端设计流程的执行方式，可针对后台人员不在场的时间长度选择不同方式，将后端设计人员从不间断的工作当中解脱出来。可通过指定一个具体的数字后端设计流程中的步骤，让工具自动将流程从第一个流程步骤逐步执行到指定的流程步骤，有利于后端设计人员及时查看、了解某个流程步骤的后端设计结果，并对后端设计及时做出相应的适当调整。由于后端设计的执行时间较长，如果不能及时执行数字后端设计流程，容易耽误项目的设计进度。项目的进度由团体协作配合决定，使后端紧跟前端的设计步伐，有助于尽早完成项目流片工作。附图说明通过参照以下附图对本专利技术实施例的描述，本专利技术的上述以及其它目的、特征和优点将更为清楚，在附图中：图1示出根据本专利技术第一实施例的集成电路的设计方法的流程图；图2示出根据本专利技术第二实施例的集成电路的设计方法的流程图；图3示出根据本专利技术第三实施例的集成电路的设计装置的示意性框图；图4a示出根据本专利技术第四实施例的执行模块的示意性框图；图4b示出根据本专利技术第五实施例的执行模块的示意性框图；图4c示出根据本专利技术第六实施例的执行模块的示意性框图。具体实施方式以下基于实施例对本专利技术进行描述，但是本专利技术并不仅仅限于这些实施例。在下文对本专利技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本专利技术。为了避免混淆本专利技术的实质，公知的方法、过程、流程没有详细叙述。图1示出根据本专利技术第一实施例的集成电路的设计方法的流程图，所述方法包括：在步骤S101中，定时检测前端文件的更新情况。例如，可以每间隔预定时间执行更新指令，将所述前端文件更新至版本库中对应的最新版本得到执行结果信息，如果检测到所述执行结果信息中存在数据更新的标志，则判定所述前端文件有更新。具体地，可以通过在执行脚本中植入一个时钟函数的功能模块，每间隔一定时间就检测一次前端文件的更新情况来实现。作为一个示例，在存有前端文件工作副本的linux终端输入svnup指令，该终端会显示类似于以下的更新信息：server1:/home/users/hyqin/project/design_name>svnupUapr/from_logic/core_nom.sdcUapr/from_logic/core_tid.gate.vAapr/from_logic/core_nom.sdcAapr/from_logic/core_tid.gate.vDapr/from_logic/core.eco.v在报告执行结果的各行信息的行首，有大写字母“U”、“A”和“D”三种标识符，并且这些字母后面有两个空格。“U”意为本文档来自技高网...

【技术保护点】
一种集成电路的设计方法，包括：定时检测前端文件的更新情况；在所述前端文件有更新的情况下，根据所述前端文件以预定的执行方式通过后端设计工具执行预定的数字后端设计流程，从而更新集成电路的设计。

【技术特征摘要】
1.一种集成电路的设计方法，包括：定时检测前端文件的更新情况；在所述前端文件有更新的情况下，根据所述前端文件以预定的执行方式通过后端设计工具执行预定的数字后端设计流程，从而更新集成电路的设计。2.根据权利要求1所述的方法，其中，所述以预定的执行方式通过后端设计工具执行预定的数字后端设计流程包括：在所述预定的执行方式为第一方式的情况下，通过所述后端设计工具执行所述预定的数字后端设计流程后打开所述后端设计工具的图形用户界面；在所述预定的执行方式为第二方式的情况下，通过所述后端设计工具执行所述预定的数字后端设计流程后继续定时检测所述前端文件的更新情况。3.根据权利要求1或2所述的方法，其中，所述预定的数字后端设计流程包括以下顺序的任一步骤及所述任一步骤之前的所有步骤：初始设计；标准单元布局和优化；时钟树综合和优化；时钟树布线和优化；信号线布线；信号线布线优化；完成芯片设计；输出结果。4.根据权利要求3所述的方法，其中，所述定时检测前端文件的更新情况包括：每间隔预定时间执行更新指令，将所述前端文件更新至版本库中对应的最新版本，得到执行结果信息，如果所述执行结果信息中存在数据更新的标志，则判定所述前端文件有更新。5.根据权利要求4所述的方法，其中，所述后端设计工具包括集成电路编译器ICCompiler。6.根据权利要求5所述的方法，其中，所述通过后端设计工具执行预定的数字后端设计流程包括：在工具命令命令语言TCL解释器中，使用循环语句调用gmake命令执行与所述预定的数字后端设计流程中各个步骤对应的工具命令语言TCL脚本文件，以通过集成电路编译器ICCompiler执行预定的数字后端设计流程。7.根据权利要求6所述的方法，其中，在所述执行方式为第一方式的情况下，不执行与所述各...

【专利技术属性】
技术研发人员：秦海阳，李岩，陈广缘，
申请(专利权)人：北京集创北方科技股份有限公司，
类型：发明
国别省市：北京;11