集成电路电源轨抗静电保护的触发电路结构制造技术

一种电路电源轨抗静电保护的触发电路结构，属于电子技术领域。该结构用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件，包括由m（正整数）个第一PMOS管构成的二极管连接形式的串联电路，第二PMOS管和电阻R；m个第一PMOS管构成的二极管连接形式的串联电路中最上面一个第一PMOS管的源极接VDD_H，第二PMOS管的漏极接ESD保护器件的触发端T，第二PMOS管的栅极通过电阻R接VDD。该触发电路结构由低压器件组成，但是却能容忍高压电源轨VDD_H电压，能够降低器件的触发电压，并促使器件的均匀导通，提高ESD能力，同时，该电路中无电容器件，因此受保护集成电路正常工作时漏电流较小。

【技术实现步骤摘要】

本专利技术属于电子
,涉及半导体集成电路芯片的静电释放(ElectrostaticDischarge，简称为ESD)保护电路设计，尤指一种用于有两个(或多个)不同电压的电源轨，且仅由低压器件构成的集成电路的静电防护设计技术。
技术介绍
随着CMOS工艺的不断发展，每一颗芯片上集成的晶体管数量也随之急剧增多。然而在复杂的系统中，当不同的芯片相互连接时，由于芯片的工作电压可能不一样，其I/o接口电路可能需要接收或输出不同电压值的信号。这就要求芯片之间的I/o接口电路能够承受不同电压。但是对于低压工作的集成电路而言，要集成的高压CMOS器件的栅氧层较低压器件要厚，所以要单独添加掩膜板来制作，这也必然会提高生产成本。因此为了降低成本，在设计I/O接口电路及其电源钳位电路(power clamp)时，要求都由低压器件组成。目前在混合工作电压的集成电路中一种常用的power clamp结构就是堆栈的MOS(Stacked M0S)结构，如图1所示。该结构解决了栅氧可靠性的问题，并且不需要使用厚栅氧的高压器件，这样就不需要添加额外的掩膜板，也不会增加生产成本。但是在当今先进的半导体工艺中，本文档来自技高网...

【技术保护点】
集成电路电源轨抗静电保护的触发电路结构（1），用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件，包括由m个第一PMOS管构成的二极管连接形式的串联电路（3），其中m为正整数，一个第二PMOS管（4）和一个电阻R；所述m个第一PMOS管构成的二极管连接形式的串联电路（3）中每个第一PMOS管的栅极与漏极相连、衬底和源极相连，每个第一PMOS管的源极与其上面的一个第一PMOS管的漏极相连；第二PMOS管（4）的源极和衬底短接，再接m个第一PMOS管构成的二极管连接形式的串联电路（3）中最下面一个第一PMOS管的漏极；第二PMOS管（4）的栅极与电阻R的一端相连；该触发电路使用时，所述m个...

【技术特征摘要】

【专利技术属性】
技术研发人员：张波，樊航，盛玉荣，柯明道，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：