运用动态衬底电阻技术的自衬底触发ESD保护器件及应用制造技术

本发明专利技术公开了一种运用动态衬底电阻技术的自衬底触发ESD保护器件及其应用，多叉指MOS晶体管由多个并联的指状结构构成，其中每一个叉指均存在一个寄生的横向三极管，并且各寄生横向三极管集电极通过共漏极线耦接于集成电路的I/O端或者工作电位端，而寄生横向三极管的发射极与MOS晶体管的栅极、衬底共同连接于公共接地电位端。在每一个MOS晶体管叉指的漏极中存在一个P+扩散区，并将其连接于中间叉指的源端。本发明专利技术能够改善ESD防护器件均匀导通特性，适合于集成电路中静电放电（ESD）防护器件的特性提升，可以有效降低MOS晶体管的触发电压，使得大尺寸的多叉指防护器件能够更均匀导通，提高器件的ESD防护能力，节省了版图设计面积，降低开发成本。

【技术实现步骤摘要】

本专利技术属于微电子
，涉及一种静电放电防护电路，尤其涉及一种改善ESD防护器件均匀导通、提升防护特性的新结构，主要应用于集成电路中实现低触发、均匀导通的静电放电防护。
技术介绍
随着集成电路工艺技术日益进步、特征尺寸不断减小，静电放电(ElectrostaticDischarge)问题受到越来越多的重视。可以用作ESD防护器件的有:电阻、二极管、金氧半场效应晶体管以及可控娃整流器等等。在众多ESD防护器件中，栅接地NM0S(gate groundedNMOS，GGNMOS )场效应晶体管由于其结构简单、易于设计以及优越的静电放电防护能力而得到深入研究和广泛应用。当静电放电发生时，NMOS会在其漏极与源极之间形成一个大的静电放电电流(ESDcurrent)，为了使得器件能承受足够高的静电放电电流，通常NMOS器件要具有较大的尺寸才能达到集成电路对静电放电的防护规格，而大尺寸NMOS —般都设计成多叉指结构。但是由于多叉指NMOS器件中的每个叉指均存在寄生横向NPN晶体管(lateral NPN, LNPN)，且中间叉指距离器件周围的P+保护环最远导致其寄生衬底电阻最大。当ES本文档来自技高网...

【技术保护点】
一种运用动态衬底电阻技术的自衬底触发ESD保护器件，其特征在于，该自衬底触发ESD保护器件的多叉指MOS晶体管由多个并联的指状结构构成，其中每一个叉指均存在一个寄生的横向三极管，并且各寄生横向三极管的集电极通过共漏极线耦接于集成电路的I/O端或者工作电位端，而寄生横向三极管的发射极与MOS晶体管的栅极、衬底共同连接于公共接地电位端。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴晓鹏，于新海，杨银堂，柴常春，高海霞，董刚，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：