具有隔离沟槽的半导体器件制造技术

半导体器件使用隔离沟槽，并且提供了隔离所需的一个或者多个附加沟槽。这些附加沟槽可以连接在晶体管栅极与所述漏极之间，以便提供附加的栅极-漏极电容，或者它们可被用于形成耦合至所述晶体管栅极的串联阻抗。可以单独地或者组合地使用这些措施，以便减小所述开关速度，从而减小电流尖峰。

【技术实现步骤摘要】

本专利技术涉及半导体器件和制造半导体器件的方法，更具体地涉及隔离沟槽半导体FET及其制造方法。
技术介绍
隔离沟槽半导体器件的一个示例是沟槽-栅极(trench-gate)半导体器件，其中半导体本体包括朝向所述器件第一主表面的源极区和在所述器件较深处的漏极区。所述源极区和漏极区典型地是η型掺杂。位于所述源极和漏极之间的是本体区，为P型掺杂。为了导通所述器件，使得它在所述源极和漏极之间传导电流，必须构建通过所述P型本体区的沟道(channel)。为了构建所述沟道，提供了栅极电极，所述栅极材料位于靠近所述器件中沟槽的本体区。所述沟槽典型地有氧化物内衬，以便将所述栅极与所述本体电隔离。给所述栅极提供正偏压会产生电场，所述电场局部地耗尽所述P型本体并且将其反转以局部地变成η型传导。当传导时，需要低电阻(Rds(on))通过所述器件。常规地，提供通过所述本体的短的垂直沟道实现这一点，所述短垂直沟道是相对高掺杂的。还已知将承载有这些沟槽栅极器件的半导体的有源区与一个或者多个较深的隔离沟槽相隔离，所述较深的隔离沟槽形成围绕所述有源区的封闭形状。随着功率场效应晶体管(MOSFET)开关性能的提高，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：多个晶体管，在半导体衬底的有源区形成，所述晶体管每一个均包括源极层(20)、漏极层(2)和栅极(30)；至少一个隔离沟槽，在所述有源区周围形成并且具有绝缘体内衬(22)；以及至少一个另外的沟槽(14)，与所述隔离沟槽一起处理并且由所述绝缘体内衬(22)和电极材料(25)填充，其中晶体管栅极(30)电连接至所述另外的沟槽的顶部，并且晶体管漏极电容性地连接至所述另外的沟槽的底部。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：菲尔·鲁特，伊恩·卡尔肖，史蒂文·皮克，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：