沟槽的形成方法技术

本发明专利技术公开了一种沟槽的形成方法，预先根据刻蚀气体流量和刻蚀速率建立各刻蚀气体流量下的刻蚀速率在晶片上分布的非线性函数模型，包括步骤：提供晶片，在晶片上具有层间介质层；测试晶片上从边缘区域到中央区域的所述层间介质层的厚度变化曲线；根据所述厚度变化曲线得到晶片从边缘区域到中央区域所需的刻蚀速率；利用所述所需的刻蚀速率和所述非线性函数模型，得到所需的刻蚀气体流量和刻蚀时间；利用所述所需的刻蚀气体流量和刻蚀时间进行刻蚀，在所述层间介质层中形成沟槽。从而减小对沟槽下层器件的损伤。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种。
技术介绍
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所 包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互 连线。为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成 为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬垫层 的导通是通过金属插塞实现的，金属插塞的形成包括在金属层与金属层之间或者金属层 与衬垫层之间的介质层形成一沟槽，在沟槽内填入金属导电材料就形成了金属插塞。在申 请号为200610030809. 4的中国专利文件中能够发现更多的关于现有的沟槽的形成方案。一种现有的金属插塞的形成过程包括步骤首先，在晶片上沉积一定厚度的层间 介质层，并利用光刻、刻蚀技术去除对应沟槽处的层间介质层直至露出衬底表面，以形成沟 槽，在所述刻蚀中通常认为所述层间介质层的表面为一平坦表面，并且晶片的所有位置上 的刻蚀速率相同；接着，在具有沟槽的层间介质层表面沉积阻挡层；所述阻挡层表面形成 填充沟槽的金属层；去除部分所述金属层、部分阻挡层和部分层间介质层，形成金属插塞。但是在上述方法中，由于在之前的工艺中，例如化学机械抛光(CMP)，使得晶片上 的层间介质层的表面不平坦，换言之，晶片边缘区域的层间介质层和晶片中央区域的层间 介质层的厚度不同，从而使得刻蚀形成的晶片边缘区域的沟槽和晶片中央区域的沟槽的深 度不同，这样容易使得晶片边缘区域的沟槽刻蚀的过深，从而对下层的半导体器件造成损 伤。
技术实现思路
本专利技术解决的技术问题是提供一种，从而减小对沟槽下层器件的 损伤。为了解决上述问题，本专利技术提供了一种，预先根据刻蚀气体流量 和刻蚀速率建立各刻蚀气体流量下的刻蚀速率在晶片上分布的非线性函数模型，所述刻蚀 速率包括晶片从边缘区域到中央区域的层间介质层的刻蚀速率，该方法还包括步骤提供 晶片，在晶片上具有层间介质层；测试晶片上从边缘区域到中央区域的所述层间介质层的 厚度变化曲线；根据所述厚度变化曲线得到晶片从边缘区域到中央区域所需的刻蚀速率； 利用所述所需的刻蚀速率和所述非线性函数模型，得到所需的刻蚀气体流量和刻蚀时间； 利用所述所需的刻蚀气体流量和刻蚀时间进行刻蚀，在所述层间介质层中形成沟槽。可选的，预先得到刻蚀气体流量和刻蚀速率得到刻蚀速率的非线性函数模型的步 骤包括提供具有层间介质层的晶片模型；对所述晶片模型上的层间介质层刻蚀；根据晶片中央区域到晶片边缘区域的层间介质层去除的厚度和刻蚀时间得到晶 片从边缘区域到中央区域的的刻蚀速率；根据气体流量和刻蚀速率建立各刻蚀气体流量下的刻蚀速率在晶片上分布的非 线性函数模型。可选的，得到晶片从边缘区域到中央区域的的刻蚀速率后，还包括压缩为至少两个一维矩阵分别与压缩因子相乘后，再求和的形式。可选的，所述刻蚀气体为CHF3。可选的，所述层间介质层包括低温氧化物层和位于低温氧化物层上的黑钻石层。可选的，所述晶片上的层间介质层的厚度从中央区域向边缘区域递减。可选的，所述晶片上的层间介质层的厚度从中央区域向边缘区域递增。与现有技术相比，本专利技术主要具有以下优点本专利技术利用了在对同一片晶片的刻蚀步骤中，晶片边缘区域和晶片中央区域的刻 蚀速率不同的原理，从而预先根据刻蚀气体流量和刻蚀速率建立各刻蚀气体流量下的刻蚀 速率在晶片上分布的非线性函数模型。这样在对晶片刻蚀之前，只要对晶片上的层间介质 层测量，得到边缘区域到中央区域的厚度变化曲线，然后就可以找到该曲线对应的刻蚀气 体流量，从而利用该刻蚀气体流量进行刻蚀，就可以同时将晶片边缘区域和晶片中央区域 的层间介质层刻蚀干净，而避免了边缘区域或者中央区域的过刻蚀问题，减小对沟槽下层 器件的损伤，提高了器件的质量。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其它目 的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按 实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图1为本专利技术的沟槽形成方法的流程图；图2为晶片上不同位置刻蚀去除的介质层厚度示意图；图3为晶片上不同位置的刻蚀速率示意图；图4为晶片上的层间介质层的厚度测试示意图；图5为晶片的厚度变化曲线。具体实施例方式由
技术介绍
可知，由于晶片边缘区域的层间介质层和晶片中央区域的层间介质层 的厚度不同，从而使得刻蚀形成的晶片边缘区域的沟槽和晶片中央区域的沟槽的深度不 同，容易使得晶片边缘区域的沟槽刻蚀的过深，从而对下层的半导体器件造成损伤。本专利技术的专利技术人经过大量的实验认为由于刻蚀气体在刻蚀腔中不是均勻分布 的，通常刻蚀腔的中央和刻蚀腔的边缘刻蚀气体流量的分布不同，使得晶片边缘区域的层 间介质层和晶片中央区域的层间介质层刻蚀速率不同，从而不同的刻蚀时间去除掉的晶片 边缘区域的层间介质层和晶片中央区域的层间介质层的厚度也不同，从而本专利技术的专利技术人 利用多组具有层间介质层的晶片模型进行刻蚀，根据气体流量和刻蚀速率得到晶片边缘区域到中央区域的层间介质层刻蚀速率的非线性函数模型。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术 的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发 明。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不 违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应 限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图1为本专利技术的的流程图，本专利技术的包括步骤S10:预先根据刻蚀气体流量和刻蚀速率建立各刻蚀气体流量下的刻蚀速率在晶 片上分布的非线性函数模型，所述刻蚀速率为晶片从边缘区域到中央区域的层间介质层的 刻蚀速率。具体包括首先，提供具有层间介质层的晶片模型。接着对所述晶片模型上的层间介质层刻蚀，例如利用CHF3,流量为lOsccm。根据晶片中央区域到晶片边缘区域的层间介质层去除的厚度和刻蚀时间得到晶 片从边缘区域到中央区域的的刻蚀速率，即刻蚀速率在晶片上的分布；根据气体流量和刻蚀速率建立各刻蚀气体流量下的刻蚀速率在晶片上分布的非 线性函数模型，例如神经网络模型。例如利用CHF3，在流量为20sCCm对晶片刻蚀，然后测试晶片中央区域到晶片边缘 区域的层间介质层去除的厚度如图2所示，刻蚀时间为t，则用图2所示的曲线除以刻蚀时 间t，得到如图3所示晶片从边缘区域到中央区域的刻蚀速率。同样，在改变刻蚀气体流量，例如30sCCm后再次进行刻蚀，然后测试晶片中央区 域到晶片边缘区域的层间介质层去除的厚度，计算得到刻蚀速率。从而多次测量之后，可以得到晶片从边缘区域到中央区域的的刻蚀速率和刻蚀气 体流量的对应关系，然后根据刻蚀速率和气体流量建立各刻蚀气体流量下的刻蚀速率在晶 片上分布的非线性函数模型。为了简化计算得到晶片从边缘区域到中央区域的的刻蚀速率后还可以包括步 骤将晶片边缘区域到中央区域刻蚀速率进行压缩，压缩为至少两个一维矩阵分别与本文档来自技高网...

【技术保护点】
一种沟槽的形成方法，其特征在于，预先根据刻蚀气体流量和刻蚀速率建立各刻蚀气体流量下的刻蚀速率在晶片上分布的非线性函数模型，所述刻蚀速率包括晶片从边缘区域到中央区域的层间介质层的刻蚀速率，该方法还包括步骤：提供晶片，在晶片上具有层间介质层；测试晶片上从边缘区域到中央区域的所述层间介质层的厚度变化曲线；根据所述厚度变化曲线得到晶片从边缘区域到中央区域所需的刻蚀速率；利用所述所需的刻蚀速率和所述非线性函数模型，得到所需的刻蚀气体流量和刻蚀时间；利用所述所需的刻蚀气体流量和刻蚀时间进行刻蚀，在所述层间介质层中形成沟槽。

【技术特征摘要】

【专利技术属性】
技术研发人员：张海洋，孙武，尹晓明，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]