半导体器件的制造方法技术

根据本发明专利技术的一个方案，提供一种半导体器件的制造方法，包括：形成至少一个互连层，具有低介电常数绝缘膜（１）和埋置在低介电常数绝缘膜（１）中的互连（２）；形成在互连层中延伸的沟槽或孔（１２）；对具有沟槽或孔（１２）的互连层进行热处理；以及在沟槽或孔（１２）中埋置材料（１３）。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别涉及使用低介电常数绝缘膜制备具有互连层的半导体器件的方法。
技术介绍
随着半导体器件的尺寸缩小和速度增加，互连结构已由单级结构发展为多级结构。现已开发和制备出具有五层或更多层金属互连结构的半导体器件。随着不断小型化，产生了互连之间的所谓的寄生电容和互连电阻引起的信号传输延迟问题。近来，由多级互连结构造成的信号传输延迟大大降低了半导体器件的速度，现已采用了多种措施。一般来说，互连之间的寄生电容和互连电阻造成信号传输延迟。为了降低互连电阻，现已研究由常规的铝互连改变成低电阻的铜互连。使用铜需要埋置的互连结构，是由于现有的技术很难通过类似于常规方法的干蚀刻将铜加工成互连形状。为了降低互连之间的电容，代替使用常规的硅氧化物(SiO2)通过CVD的绝缘膜，现已研究了采用通过CVD的SiOF膜、通过旋转涂覆的所谓SOG(具有SiCO成分的旋涂玻璃)、或者有机树脂(聚合物)膜形成低介电常数绝缘膜。SiOF膜的相对介电常数通常降低到约3.4(常规的SiO2膜为3.9)。然而，就膜的稳定性而言，进一步降低相对介电常数实际上很难。相反，如SOG膜或有机树脂膜的低介电常数膜的相对介本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，特征在于包括：形成至少一个互连层，具有低介电常数绝缘膜（１）和埋置在低介电常数绝缘膜（１）中的互连（２）；形成在互连层中延伸的沟槽或孔（１２）；对具有沟槽或孔（１２）的互连层进行热处理；以及在沟槽或孔（１２）中埋置材料（１３）。

【技术特征摘要】
JP 2003-10-31 372443/20031.一种半导体器件的制造方法，特征在于包括形成至少一个互连层，具有低介电常数绝缘膜(1)和埋置在低介电常数绝缘膜(1)中的互连(2)；形成在互连层中延伸的沟槽或孔(12)；对具有沟槽或孔(12)的互连层进行热处理；以及在沟槽或孔(12)中埋置材料(13)。2.根据权利要求1的方法，特征在于互连层具有至少两个不同成分的绝缘膜(1，3)。3.根据权利要求1的方法，特征在于低介电常数绝缘膜(1)含有至少Si和O。4.根据权利要求3的方法，特征在于低介电常数绝缘膜(1)还含有至少C和H。5.根据权利要求1的方法，特征在于互连层具有通过叠置终止膜(3)、低介电常数绝缘膜(1)以及帽盖膜(5)得到的结构。6.根据权利要求5的方法，特征在于低介电常数绝缘膜(1)含有至少Si和O。7.根据权利要求6的方法，特征在于低介电常数绝缘膜(1)还含有至少C和H。8.根据权利要求7的方法，特征在于终止膜(3)含有至少Si和N。9.根据权利要求8的方法，特征在于终止膜(3)还含有至少C和H。10.根...

【专利技术属性】
技术研发人员：宫岛秀史，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[]