半导体器件的制造方法技术

根据本发明专利技术的一个方案，提供一种半导体器件的制造方法，包括：形成至少一个互连层，具有低介电常数绝缘膜（１）和埋置在低介电常数绝缘膜（１）中的互连（２）；形成在互连层中延伸的沟槽或孔（１２）；对具有沟槽或孔（１２）的互连层进行热处理；以及在沟槽或孔（１２）中埋置材料（１３）。

【技术实现步骤摘要】

本专利技术涉及，特别涉及使用低介电常数绝缘膜制备具有互连层的半导体器件的方法。
技术介绍
随着半导体器件的尺寸缩小和速度增加，互连结构已由单级结构发展为多级结构。现已开发和制备出具有五层或更多层金属互连结构的半导体器件。随着不断小型化，产生了互连之间的所谓的寄生电容和互连电阻引起的信号传输延迟问题。近来，由多级互连结构造成的信号传输延迟大大降低了半导体器件的速度，现已采用了多种措施。一般来说，互连之间的寄生电容和互连电阻造成信号传输延迟。为了降低互连电阻，现已研究由常规的铝互连改变成低电阻的铜互连。使用铜需要埋置的互连结构，是由于现有的技术很难通过类似于常规方法的干蚀刻将铜加工成互连形状。为了降低互连之间的电容，代替使用常规的硅氧化物(SiO2)通过CVD的绝缘膜，现已研究了采用通过CVD的SiOF膜、通过旋转涂覆的所谓SOG(具有SiCO成分的旋涂玻璃)、或者有机树脂(聚合物)膜形成低介电常数绝缘膜。SiOF膜的相对介电常数通常降低到约3.4(常规的SiO2膜为3.9)。然而，就膜的稳定性而言，进一步降低相对介电常数实际上很难。相反，如SOG膜或有机树脂膜的低介电常数膜的相对介电常数可以降低到约2.0，由此目前对应用这些膜的研究很热门。近些年来，通过CVD的SiCO膜变得很普及。对于形成埋置互连的代表性方法，在预先形成有埋置互连的底层上形成互连层的步骤为(1)形成蚀刻终止膜，(2)形成层间介质膜，(3)形成帽盖膜，(4)形成用于过孔的掩模，(5)形成过孔，(6)除去掩模，(7)形成用于互连沟槽的掩模，(8)形成互连沟槽，(9)除去掩模，(10)在蚀刻终止膜中形成开口，(11)形成阻挡金属和籽晶Cu膜，(12)形成镀覆Cu膜，以及(13)通过CMP抛光和平面化以及形成埋置的Cu互连。一般来说，层间介质膜为低介电常数膜，帽盖膜为常规的SiO2膜。目前，叠置LSI的多级互连，并通过重复以上工艺同样叠置了使用低介电常数膜的互连层。对于使用低介电常数膜的层间介质膜，如上所述使用通过旋转涂覆或CVD的SiCO膜。现已知低介电常数膜在以下步骤中会受损伤膜淀积步骤(3)、干蚀刻步骤(5)、(8)和(10)、以及使用等离子体灰化和用化学试剂的掩模除去步骤(6)和(9)，特别是步骤(3)、(6)和(9)。对于SiCO膜，在这些步骤期间，膜中的有机成分(C成分)会受影响，在膜中形成了Si-OH基作为水吸附部位，以增加膜的收湿性。如果在绝缘膜中吸收了水，那么在随后的步骤中，特别是热处理之中，它氧化了金属互连，并降低了互连的可靠性。
技术实现思路
根据本专利技术的一个方案，提供一种，包括形成至少一个互连层，具有低介电常数绝缘膜(1)和埋置在低介电常数绝缘膜(1)中的互连(2)；形成在互连层中延伸的沟槽或孔(12)；对具有沟槽或孔(12)的互连层进行热处理；以及在沟槽或孔(12)中埋置材料(13)。附图说明图1示出了在根据一个实施例的半导体器件的制备方法中形成多级互连结构的一个步骤的部分剖面图；图2示出了在根据一个实施例的半导体器件的制备方法中形成多级互连结构的另一个步骤的部分剖面图；图3示出了在根据一个实施例的半导体器件的制备方法中形成多级互连结构的另一个步骤的部分剖面图；图4示出了在根据一个实施例的半导体器件的制备方法中形成多级互连结构的另一个步骤的部分剖面图；图5示出了在根据一个实施例的半导体器件的制备方法中形成多级互连结构的另一个步骤的部分剖面图；图6示出了在根据一个实施例的半导体器件的制备方法中形成多级互连结构的另一个步骤的部分剖面图；图7示出了在根据一个实施例的半导体器件的制备方法中形成多级互连结构的另一个步骤的部分剖面图；图8示出了在根据一个实施例的半导体器件的制备方法中形成多级互连结构的另一个步骤的部分剖面图；图9示出了在根据一个实施例的半导体器件的制备方法中形成多级互连结构的另一个步骤的部分剖面图；图10示出了在根据一个实施例的半导体器件的制备方法中形成多级互连结构的另一个步骤的部分剖面图；图11示出了在根据一个实施例的半导体器件的制备方法中形成多级互连结构的另一个步骤的部分剖面图；图12示出了在多级互连结构形成步骤中的损伤层的剖面图；图13示出了在根据一个实施例的半导体器件的制备方法中形成互连故障防止结构的一个步骤的部分剖面图；图14示出了在根据一个实施例的半导体器件的制备方法中形成互连故障防止结构的另一个步骤的部分剖面图；以及图15示出了在根据一个实施例的半导体器件的制备方法中形成互连故障防止结构的另一个步骤的部分剖面图。具体实施例方式下面参考附图介绍实施例。图1到11示出了在根据实施例的半导体器件的制备方法中形成多级互连结构的各步骤的部分剖面图。下面参考图1到11介绍多级互连结构的形成步骤。如图1所示，半导体元件(未示出)等形成在半导体衬底(Si衬底)S上，低介电常数绝缘膜1(例如，SiCO:H膜)通过等离子体CVD淀积在半导体衬底S上。通过公知的镶嵌工艺，铜互连2(阻挡金属和铜互连)埋置在低介电常数绝缘膜1中。如图2所示，通过等离子体CVD，在低介电常数绝缘膜1上淀积50nm的SiCN:H膜3作为蚀刻终止膜。此时，采用有机硅烷(烷基硅烷)和NH3作为源气。如图3所示，通过等离子体CVD在SiCN:H膜3上淀积350nm的SiCO:H膜4。SiCO:H膜为所谓的低介电常数绝缘膜，它的相对介电常数由常规膜的约3.9降低到约2.9。此时，有机硅烷(烷基硅烷)和O2用作源气。如图4所示，通过等离子体CVD在SiCO:H膜4上淀积100nm的SiO2膜5作为帽盖膜。此时，有机硅烷(烷氧基硅烷)和O2用作源气。之后，如图5所示，通过光刻构图抗蚀剂掩模6并用作蚀刻掩模，通过RIE(反应离子蚀刻)处理SiO2膜5和SiCO:H膜4，由此形成了过孔7。如图6所示，用排放的(discharged)O2气体除去抗蚀剂掩模6。施加用于形成互连沟槽的抗蚀剂掩模8，如图7所示，并通过光刻构图，如图8所示。如图9所示，使用抗蚀剂掩模8作为掩模通过RIE形成互连沟槽9。此后，如图10所示，用排放的O2气体除去抗蚀剂掩模8，通过RIE处理过孔7底部的SiCN:H膜3，完成了用于埋置互连的沟槽。实际上，通过溅射形成阻挡金属层和Cu籽晶层，通过电镀Cu埋置在互连沟槽9和过孔7中，通过CMP(化学机械抛光)除去SiO2膜5上的Cu，以形成铜互连10(阻挡金属和铜互连)。通过重复该工艺，形成了多级互连结构，如图11所示。这些步骤与常规的步骤相同。在通过这些步骤形成的多级互连结构中，在随后的步骤特别是热处理的影响下，半导体器件的性能变差，或者随着时间的推移，互连最终断裂。认为是通过以上提到的三个步骤，在绝缘膜1和作为低介电常数绝缘膜的SiCO:H膜4的界面上、互连沟槽9的侧面和底面上、以及过孔7的侧面上形成了损伤层11造成了所述故障，如图12所示(1)通过等离子体CVD淀积5到100nm的SiO2膜的步骤(图4)，(2)用排放的O2气体除去抗蚀剂掩模6(图6)的步骤，以及(3)用排放的O2气体除去抗蚀剂掩模8(图10)的步骤，通过在步骤(1)到(3)中排放氧来氧化低介电常数绝缘膜的表面。由于低介电常数绝缘膜含有甲基，发生了下面的反应 其本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，特征在于包括：形成至少一个互连层，具有低介电常数绝缘膜（１）和埋置在低介电常数绝缘膜（１）中的互连（２）；形成在互连层中延伸的沟槽或孔（１２）；对具有沟槽或孔（１２）的互连层进行热处理；以及在沟槽或孔（１２）中埋置材料（１３）。

【技术特征摘要】
JP 2003-10-31 372443/20031.一种半导体器件的制造方法，特征在于包括形成至少一个互连层，具有低介电常数绝缘膜(1)和埋置在低介电常数绝缘膜(1)中的互连(2)；形成在互连层中延伸的沟槽或孔(12)；对具有沟槽或孔(12)的互连层进行热处理；以及在沟槽或孔(12)中埋置材料(13)。2.根据权利要求1的方法，特征在于互连层具有至少两个不同成分的绝缘膜(1，3)。3.根据权利要求1的方法，特征在于低介电常数绝缘膜(1)含有至少Si和O。4.根据权利要求3的方法，特征在于低介电常数绝缘膜(1)还含有至少C和H。5.根据权利要求1的方法，特征在于互连层具有通过叠置终止膜(3)、低介电常数绝缘膜(1)以及帽盖膜(5)得到的结构。6.根据权利要求5的方法，特征在于低介电常数绝缘膜(1)含有至少Si和O。7.根据权利要求6的方法，特征在于低介电常数绝缘膜(1)还含有至少C和H。8.根据权利要求7的方法，特征在于终止膜(3)含有至少Si和N。9.根据权利要求8的方法，特征在于终止膜(3)还含有至少C和H。10.根...

【专利技术属性】
技术研发人员：宫岛秀史，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[]