半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法，包括在半导体衬底上形成具有多孔结构的低介电常数绝缘膜；在低介电常数绝缘膜中形成沟槽；在具有沟槽的低介电常数绝缘膜上和沟槽中提供掩埋绝缘膜；去除在沟槽中提供的掩埋绝缘膜，由此打开沟槽；以及在沟槽中掩埋导体材料，形成导体部分。

【技术实现步骤摘要】

本专利技术涉及一种制造半导体器件的方法，更具体地说，涉及一种制造具有多层布线结构的半导体器件的方法。
技术介绍
近年来，为了提高半导体器件的运行速度，广泛使用其中使用低介电常数膜以形成层间绝缘膜的掩埋Cu布线。具有精细孔的多孔绝缘膜占有优势，因为它使得确保约2.0的低相对介电常数成为可能。然而，对于前面提到的多孔绝缘膜，要获得足够高的布线可靠性是困难的。更具体地说，在层间绝缘膜中形成沟槽时，或在处理或去除层间绝缘膜上淀积的膜时，由多孔绝缘膜形成的层间绝缘膜可能遭到破坏。结果，会产生各种问题，例如相对介电常数的增加，临近布线之间的弱击穿电压，剥离，破裂，和金属原子的扩散。为了避免这些问题，建议通过使用去表面羟基(HMDS)处理，或通过利用例如用于去除受损层的氟化氢处理溶解受损层，来修复在多孔绝缘层中产生的受损层。如果受损层被去除，沟槽如过孔或布线沟槽的尺寸会增加，使按预定尺寸形成过孔或布线沟槽变得困难。此外，在通过HMDS处理修复受损层的情况下，的确可以恢复受损层中碳元素的浓度。然而，不可能获得密度的充分增长。结果，在形成金属布线层的步骤中，金属扩散到多孔膜中，从而引起布线层可靠性趋于降低的问题。这样，正如上面指出，即使受损层被修复或去除，却产生了新问题。在不引起任何麻烦的情况下，还没有开发出避免由多孔绝缘膜中产生的受损层带来的影响的方法。根据“国际半导体技术蓝图(ITRS)”的技术节点，在90nm时代之后，相邻布线之间的最小距离将小于约0.1μm，这样，扩散到层间绝缘膜中的金属将引起微弱的电流泄露。结果，金属布线的可靠性将会降低。由于相邻布线之间的距离在65nm技术节点之后的时代中会变得更短，源于金属原子扩散的问题会更加突出。
技术实现思路
根据本专利技术的一个方面，提供了一种，包括在半导体衬底上形成具有多孔结构的低介电常数绝缘膜；在低介电常数绝缘膜中形成沟槽；在具有沟槽的低介电常数绝缘膜上和沟槽中提供掩埋绝缘膜；去除在沟槽中提供的掩埋绝缘膜，由此打开沟槽；以及在沟槽中掩埋导体材料，形成导体部分。附图说明图1是一个截面图，示出了根据本专利技术的一个实施例的的一个步骤；图2是一个截面图，示出了图1所示步骤之后的步骤；图3是一个截面图，示出了图2所示步骤之后的步骤；图4是一个截面图，示出了图3所示步骤之后的步骤；图5是一个截面图，示出了图4所示步骤之后的步骤；图6是一个截面图，示出了图5所示步骤之后的步骤；图7是一个截面图，示出了根据专利技术的一个实施例的方法制造的半导体器件；图8是一个截面图，示出了根据本专利技术的另一个实施例的的一个步骤； 图9是一个截面图，示出了图8所示步骤之后的步骤；图10是一个截面图，示出了图9所示步骤之后的步骤；图11是一个截面图，示出了图10所示步骤之后的步骤；图12是一个截面图，示出了图11所示步骤之后的步骤；图13是一个截面图，示出了图12所示步骤之后的步骤；以及图14是一个截面图，示出了根据专利技术的另一个实施例的方法制造的半导体器件。具体实施例方式参考附图，将详细描述本专利技术的一些实施例。(实施例1)图1至7是截面图，共同示出了根据本专利技术的实施例1(第一实施例)的。在第一步骤中，在其中形成有半导体部件(未示出)的半导体衬底20上形成绝缘膜1，接着通过常规方法在绝缘膜1中掩埋下层Cu布线2，在其之间插入阻挡金属层(未示出)，如图1所示。然后，在整个表面上连续淀积具有50nm厚度的蚀刻停止膜3和具有350nm厚度的多孔低介电常数绝缘膜4，接着通过光刻方法在多孔绝缘膜4上形成抗蚀剂图形5，如图2所示。顺便提及，术语“低介电常数”在本说明书中是指3.0或更小的相对介电常数。使用由有机硅烷(烃基硅烷)和NH3通过等离子体CVD方法形成的SiCNH膜作为蚀刻停止膜3。也可以形成能够抑制Cu扩散的绝缘膜，例如SiCH膜、SiCOH膜、SiN膜或SiNH膜作为蚀刻停止膜3。使用通过涂覆方法形成的多孔MSQ(甲基硅倍半氧烷)膜作为具有低介电常数的多孔绝缘膜4。多孔MSQ膜具有低的相对介电常数，即约2.2。低的相对介电常数源自多孔绝缘膜中存在的精细孔。具有该级别低相对介电常数的绝缘膜除了MSQ膜外，还包括例如碳氟化合物膜、聚亚芳基膜或SiCOH膜。这些绝缘膜也可以通过CVD方法形成。也可以形成叠层结构的层间绝缘膜和其它绝缘膜，叠层结构包括具有低介电常数的多孔绝缘膜。在本例中，可以通过任意方法形成绝缘膜的叠层结构，叠层结构包括例如聚亚芳基膜和MSQ膜的结合，碳氟化合物膜和SiCOH膜的结合或SiO2膜和MSQ膜的结合。在下一步骤中，将抗蚀剂图形5用作掩膜，通过使用碳氟化合物系列气体的RIE(反应离子蚀刻)方法处理具有低介电常数的多孔绝缘膜4，以形成沟槽，即过孔6，接着通过使用放电的O2气体去除抗蚀剂图形5，以获得图3所示的结构。在本例中，用放电的O2气体氧化甲基(-CH3)，以产生羟基(-OH)，结果在过孔6的侧表面和多孔绝缘膜4的上表面上形成了受损层(未示出)。顺便提及，在本例中使用例如不会氧化具有低介电常数的多孔绝缘膜的NH3，代替在去除抗蚀剂图形5的步骤中的O2，通过在沟槽的处理步骤中使用的碳氟化合物系列气体，在过孔6的至少侧表面上形成了受损层。在下一步骤中，如图4所示，在具有过孔6的多孔绝缘膜4上形成掩埋绝缘膜7。顺便提及，上述掩埋绝缘膜指在沟槽中临时掩埋的绝缘膜，并在后续步骤中会被去除。为了形成掩埋绝缘膜7，可以使用通过例如在溶剂中溶解甲基硅氧烷制备的清漆。可以使用包括丙二醇一丙基醚(PGPE)和丙二醇一乙基醚(PGEE)的混合物作为溶剂。通过利用旋转涂覆方法形成涂覆膜，接着加热涂覆膜，来形成如图4所示的掩埋绝缘膜7。最好逐步进行加热处理。如果在高温下迅速进行加热，涂覆膜内的溶剂会迅速蒸发，使膜表面变粗糙。例如，在50-150℃下进行0.5-5.0分钟的加热，然后，在150-300℃下进行0.5-5.0分钟的加热，接着在350-450℃下进行30-120分钟的烘焙处理。通过这种方法，涂覆膜内的溶剂逐渐蒸发，以抑制膜的表面变粗糙。在本专利技术的实施例中，在150℃下进行1分钟的加热，然后在200℃下进行1分钟的加热，接着在350℃下进行30分钟的烘焙处理，以形成如图4所示的掩埋绝缘膜7。掩埋绝缘膜7的表面平整度在这个过程中不是关键。此外，在形成掩埋绝缘层7的过程中，即使在膜中产生空隙，也不会产生特定的问题。对于用于形成掩埋绝缘膜7的甲基硅氧烷，最好具有约500到约10000的分子量。如果分子量小于500，甲基硅氧烷会比需要更深地扩散到膜中，结果整个膜的相对介电常数趋于增加。另一方面，如果甲基硅氧烷的分子量超过10000，甲基硅氧烷可能不能充分地扩散到膜中，导致不能获得充分的效果。此外，可以使用如下作为溶剂例如丙二醇一甲基醚醋酸酯(PGMEA)、环己酮(CHN)、γ-丁内酯(GBL)、乳酸乙酯(EL)、乙基3-乙氧基丙酸酯(EEP)、二乙酮(DEK)或异丙醇(IPA)。此外，可以使用通过烘焙形成碳氟化合物膜或聚亚芳基膜的有机单体或具有有机芳香族结构的单体材料。更具体地说，PTFE(聚四氟乙烯)膜、PCS(多聚碳硅烷)膜、PAR(聚亚芳基)膜和PAE(聚亚芳基醚)膜等对应于上面提及的利用单体的材料。本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在半导体衬底上形成具有多孔结构的低介电常数绝缘膜；在所述低介电常数绝缘膜中形成沟槽；在具有所述沟槽的低介电常数绝缘膜上和所述沟槽中提供掩埋绝缘膜；去除在所述沟槽中提供的掩埋绝缘 膜，由此打开所述沟槽；以及在所述沟槽中掩埋导体材料，形成导体部分。

【技术特征摘要】
JP 2004-3-31 107340/20041.一种制造半导体器件的方法，包括在半导体衬底上形成具有多孔结构的低介电常数绝缘膜；在所述低介电常数绝缘膜中形成沟槽；在具有所述沟槽的低介电常数绝缘膜上和所述沟槽中提供掩埋绝缘膜；去除在所述沟槽中提供的掩埋绝缘膜，由此打开所述沟槽；以及在所述沟槽中掩埋导体材料，形成导体部分。2.根据权利要求1的方法，其中通过以下步骤打开所述沟槽在所述掩埋绝缘膜上形成抗蚀剂图形；以及通过使用所述抗蚀剂图形作为掩膜的RIE选择性地去除所述掩埋绝缘膜。3.根据权利要求2的方法，其中在不去除所述掩埋绝缘膜的位于所述低介电常数绝缘膜的上表面上的那部分的情况下，打开所述沟槽。4.根据权利要求3的方法，还包括在打开所述沟槽之后去除所述抗蚀剂图形。5.根据权利要求4的方法，其中通过使用放电的O2气体去除所述抗蚀剂图形，并通过所述放电的O2加密所述低介电常数绝缘膜上表面上未被去除的所述掩埋绝缘膜的部分，以被转换为盖帽层。6.根据权利要求5的方法，还包括在去除所述抗蚀剂图形之后施加加热处理，其中通过所述加热处理进一步加密所述盖帽层。7.根据权利要求1的方法，其中通过以下步骤形成所述沟槽在所述低介电常数绝缘膜上形成抗蚀剂图形；以及通过使用所述抗蚀剂图形作为掩膜的RIE选择性地去除所述低介电常数绝缘膜；以及其中在所述低介电常数绝缘膜上提供所述掩埋绝缘膜，在其之间插入所述抗蚀剂图形。8.根据权利要求7的方法，其中通过利用使用所述抗蚀剂图形作为掩膜的RIE选择性地去除所述掩埋...

【专利技术属性】
技术研发人员：宫岛秀史，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]