沟槽MOSFET及其制造方法技术

本发明专利技术公开了一种沟槽MOSFET，多晶硅栅的顶部表面和定义沟槽的硬质掩模层顶部表面相平且在硬质掩模层去除后形成多晶硅栅顶部凸出结构；第一介质层淀积和回刻后在电流流动区的多晶硅栅的顶部凸出部分的两侧形成第一介质层侧墙，栅极引起区的多晶硅栅顶部的第一介质层被去除；以第一介质层回刻后的图形为自对准条件进行硅回刻并在硅回刻区域填充有金属硅化物接触层；各多晶硅栅通过顶部金属硅化物接触层形成互连能降低栅极电阻，源区和多晶硅栅的金属硅化物接触层之间通过侧墙自对准隔离结构能够降低栅源漏电，金属硅化物接触层的形成区域由第一介质层自对准定义，能够减小沟槽的步进。本发明专利技术还公开了一种沟槽MOSFET的制造方法。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种沟槽MOSFET；本专利技术还涉及一种沟槽MOSFET的制造方法。
技术介绍
如图1A至图1L所示，是现有沟槽MOSFET的制造方法各步骤中的器件结构示意图；如图2A至图2C所示，是现有沟槽MOSFET的制造方法各步骤中的版图；现有沟槽MOSFET的制造方法包括如下步骤：步骤一、如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102能采用氧化层，或采用氧化层加氮化层。步骤二、如图1B所示，之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成沟槽103。沟槽MOSFET包括电流流动区201和栅极引出区，所述栅极引起区位于所述电流流动区201的外侧，所述栅极引起区201中的沟槽单独用标记103a表示，可知所述栅极引起区201中的沟槽103a和所述电流流动区201中的沟槽103相连通。栅极引出区中的标记202所对应的区域为栅极焊盘(pad)形成区域。如图1C所示，去除所述硬质掩模层102。步骤三、如图1D所示，在沟槽103的侧面和底部表面形成栅介质层如栅氧化层104。步骤四、如图1E所示，在所述沟槽103和103a中填充多晶硅形成多晶硅栅105。所述栅极引起区201中的多晶硅栅105和所述电流流动区201中的多晶硅栅105相连接。步骤五、如图1F所示，对多晶硅栅105进行回刻。步骤六、如图1F所示，在电流流动区的所述半导体衬底101表面形成第一导电类型的阱区106，在所述阱区表面形成由第二导电类型的重掺杂区组成的源区107。对于N型沟槽MOSFET，第一导电类型为P型，第二导电类型为N型；对于P型沟槽MOSFET，第一导电类型为N型，第二导电类型为P型。步骤七、如图1G所示，形成层间膜108。步骤八、形成穿过所述层间膜108的接触孔109a和109b，图1H所示的接触孔109a和109b为层间膜108刻蚀后、金属填充前的状态；图1I所示的接触孔109a和109b为金属填充后的状态。步骤九、如图1J所示，形成正面金属层110。如图1K所示，对所述正面金属层110进行光刻刻蚀形成源极和栅极，接触孔109b的顶部连接所述栅极，接触孔109a的顶部连接所述源极。步骤十、如图1L所示，所述半导体衬底101的背面形成由第二导电类型的重掺杂区组成的漏区，在所述漏区的背面形成背面金属层111并以所述背面金属层111作为漏极。由图2A所示可知，沟槽MOSFET的电流流动区201为形成阱区106和源区107并会在多晶硅栅105将大于阈值电压的工作电压时会在被多晶硅栅105侧面覆盖的阱区106表面产生沟道并形成源漏电流的区域，电流流动区201中包括多个沟槽MOSFET的单元结构并联形成，由图2A所示可知，电流流动区201中的沟槽103呈等间距的平行排列，沟槽103的宽度和间距的和为沟槽MOSFET的单元结构的步进(pitch)，也即多晶硅栅105的步进。通过减小多晶硅105的步进能够增加沟槽MOSFET的沟道数目从而使沟槽MOSFET具有低导通电阻的优点。然而图2B所示可知，电流流动区201中的各沟槽103中的多晶硅栅105都和栅极引出区中的沟槽103a中的多晶硅栅105连接，并通过在沟槽103a的顶部形成接触孔109b来引出栅极，也即沟槽103和103a之间的多晶硅栅105之间采用组成多晶硅栅105本身的重掺杂的多晶硅材质进行电连接，这会使得器件的输入电阻主要是栅极电阻较大，导致RC延迟较大。另一方面，随着沟槽MOSFET的Pitch尺寸进一步缩减，栅极和源极接触孔的形成难度增大，会导致栅源之间的漏电难以抑制，也即栅源的漏电会增加。
技术实现思路
本专利技术所要解决的技术问题是提供一种沟槽MOSFET，能降低栅极电阻、从而能大大减小RC延迟以拓展器件在高频电路中的应用，能降低栅源短路的风险。为此，本专利技术还提供一种沟槽MOSFET的制造方法。为解决上述技术问题，本专利技术提供的沟槽MOSFET包括：沟槽，通过硬质掩模层定义并形成于半导体衬底中；在所述沟槽的侧面和底部表面形成有栅介质层；在所述沟槽中填充有由多晶硅组成的多晶硅栅。沟槽MOSFET包括电流流动区和栅极引出区，所述栅极引起区位于所述电流流动区的外侧，所述栅极引起区中的沟槽和所述电流流动区中的沟槽相连通且所述栅极引起区中的多晶硅栅和所述电流流动区中的多晶硅栅相连接。在所述电流流动区的所述半导体衬底表面形成有第一导电类型的阱区，在所述阱区表面形成有由第二导电类型的重掺杂区组成的源区。所述多晶硅栅的顶部表面和所述硬质掩模层顶部表面相平且在所述硬质掩模层去除后所述多晶硅栅的顶部表面凸出于所述半导体衬底表面；第一介质层覆盖在所述半导体衬底表面且将所述多晶硅栅的顶部凸出部分覆盖；对所述第一介质层回刻后在所述电流流动区的所述多晶硅栅的顶部凸出部分的两侧形成由所述第一介质层组成的侧墙，所述栅极引起区中的所述多晶硅栅顶部的所述第一介质层被去除、所述多晶硅栅外部的所述第一介质层保留。以所述第一介质层回刻后的图形为自对准条件，各所述多晶硅栅的顶部的硅被回刻以及各所述源区的表面的硅被回刻，在各所述多晶硅栅的顶部的硅回刻区域以及各所述源区的表面的硅回刻区域填充有金属硅化物接触层；各所述多晶硅栅的顶部的所述金属硅化物接触层形成互连结构，所述电流流动区的各所述多晶硅栅的顶部的侧墙实现所述源区的金属硅化物接触层和所述多晶硅栅的金属硅化物接触层之间的自对准隔离结构。层间膜形成于所述半导体衬底的正面并覆盖各所述金属硅化物接触层和所述第一介质层。在所述栅极引起区中形成有穿过所述层间膜的第一接触孔，所述第一接触孔的底部和栅极引出区的所述多晶硅栅表面的金属硅化物接触连接。在所述电流流动区中形成有穿过所述层间膜的第二接触孔，所述第二接触孔的底部和所述源区的表面的金属硅化物接触连接。栅极和源极由正面金属层图形组成，所述第一接触孔的顶部连接所述栅极，所述第二接触孔的顶部连接所述源极。由第二导电类型的重掺杂区组成的漏区形成于所述半导体衬底的背面，在所述漏区的背面形成有由背面金属层组成的漏极。进一步的改进是，所述半导体衬底为硅衬底。进一步的改进是，所述第一介质层由氧化膜或氮化膜组成，所述层间膜由氧化膜组成。进一步的改进是，所述栅介质层为栅氧化层。进一步的改进是，各所述金属硅化物接触为由钛和氮化钛以及钨沉积后和硅反应形成的金属硅化物。进一步的改进是，所述沟槽MOSFET器件为N型器件，第一导电类型为P型，第二导电类型为N型；或者，所述沟槽MOSFET器件为P型器件，第一导电类型为N型，第二导电类型为P型。进一步的改进是，所述电流流动区的沟槽的步进小于1微米，所述沟槽的步进为沟槽的宽度和间距的和。为解决上述技术问题，本专利技术提供的沟槽MOSFET的制造方法包括如下步骤：步骤一、提供一半导体衬底，所述半导体衬底表面形成硬质掩模层。步骤二、采用光刻刻蚀工艺依次对所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽；沟槽MOSFET包括电流流动区和栅极引出区，所述栅极引起区位于所述电流流动区的外侧，所述栅极引起区中的沟槽和所述电流流动区中的沟槽相连通。步骤三、在所述本文档来自技高网...

【技术保护点】
一种沟槽MOSFET，其特征在于，包括：沟槽，通过硬质掩模层定义并形成于半导体衬底中；在所述沟槽的侧面和底部表面形成有栅介质层；在所述沟槽中填充有由多晶硅组成的多晶硅栅；沟槽MOSFET包括电流流动区和栅极引出区，所述栅极引起区位于所述电流流动区的外侧，所述栅极引起区中的沟槽和所述电流流动区中的沟槽相连通且所述栅极引起区中的多晶硅栅和所述电流流动区中的多晶硅栅相连接；在所述电流流动区的所述半导体衬底表面形成有第一导电类型的阱区，在所述阱区表面形成有由第二导电类型的重掺杂区组成的源区；所述多晶硅栅的顶部表面和所述硬质掩模层顶部表面相平且在所述硬质掩模层去除后所述多晶硅栅的顶部表面凸出于所述半导体衬底表面；第一介质层覆盖在所述半导体衬底表面且将所述多晶硅栅的顶部凸出部分覆盖；对所述第一介质层回刻后在所述电流流动区的所述多晶硅栅的顶部凸出部分的两侧形成由所述第一介质层组成的侧墙，所述栅极引起区中的所述多晶硅栅顶部的所述第一介质层被去除、所述多晶硅栅外部的所述第一介质层保留；以所述第一介质层回刻后的图形为自对准条件，各所述多晶硅栅的顶部的硅被回刻以及各所述源区的表面的硅被回刻，在各所述多晶硅栅的顶部的硅回刻区域以及各所述源区的表面的硅回刻区域填充有金属硅化物接触层；各所述多晶硅栅的顶部的所述金属硅化物接触层形成互连结构，所述电流流动区的各所述多晶硅栅的顶部的侧墙实现所述源区的金属硅化物接触层和所述多晶硅栅的金属硅化物接触层之间的自对准隔离结构；层间膜形成于所述半导体衬底的正面并覆盖各所述金属硅化物接触层和所述第一介质层；在所述栅极引起区中形成有穿过所述层间膜的第一接触孔，所述第一接触孔的底部和栅极引出区的所述多晶硅栅表面的金属硅化物接触连接；在所述电流流动区中形成有穿过所述层间膜的第二接触孔，所述第二接触孔的底部和所述源区的表面的金属硅化物接触连接；栅极和源极由正面金属层图形组成，所述第一接触孔的顶部连接所述栅极，所述第二接触孔的顶部连接所述源极；由第二导电类型的重掺杂区组成的漏区形成于所述半导体衬底的背面，在所述漏区的背面形成有由背面金属层组成的漏极。...

【技术特征摘要】
1.一种沟槽MOSFET，其特征在于，包括：沟槽，通过硬质掩模层定义并形成于半导体衬底中；在所述沟槽的侧面和底部表面形成有栅介质层；在所述沟槽中填充有由多晶硅组成的多晶硅栅；沟槽MOSFET包括电流流动区和栅极引出区，所述栅极引起区位于所述电流流动区的外侧，所述栅极引起区中的沟槽和所述电流流动区中的沟槽相连通且所述栅极引起区中的多晶硅栅和所述电流流动区中的多晶硅栅相连接；在所述电流流动区的所述半导体衬底表面形成有第一导电类型的阱区，在所述阱区表面形成有由第二导电类型的重掺杂区组成的源区；所述多晶硅栅的顶部表面和所述硬质掩模层顶部表面相平且在所述硬质掩模层去除后所述多晶硅栅的顶部表面凸出于所述半导体衬底表面；第一介质层覆盖在所述半导体衬底表面且将所述多晶硅栅的顶部凸出部分覆盖；对所述第一介质层回刻后在所述电流流动区的所述多晶硅栅的顶部凸出部分的两侧形成由所述第一介质层组成的侧墙，所述栅极引起区中的所述多晶硅栅顶部的所述第一介质层被去除、所述多晶硅栅外部的所述第一介质层保留；以所述第一介质层回刻后的图形为自对准条件，各所述多晶硅栅的顶部的硅被回刻以及各所述源区的表面的硅被回刻，在各所述多晶硅栅的顶部的硅回刻区域以及各所述源区的表面的硅回刻区域填充有金属硅化物接触层；各所述多晶硅栅的顶部的所述金属硅化物接触层形成互连结构，所述电流流动区的各所述多晶硅栅的顶部的侧墙实现所述源区的金属硅化物接触层和所述多晶硅栅的金属硅化物接触层之间的自对准隔离结构；层间膜形成于所述半导体衬底的正面并覆盖各所述金属硅化物接触层和所述第一介质层；在所述栅极引起区中形成有穿过所述层间膜的第一接触孔，所述第一接触孔的底部和栅极引出区的所述多晶硅栅表面的金属硅化物接触连接；在所述电流流动区中形成有穿过所述层间膜的第二接触孔，所述第二接触孔的底部和所述源区的表面的金属硅化物接触连接；栅极和源极由正面金属层图形组成，所述第一接触孔的顶部连接所述栅极，所述第二接触孔的顶部连接所述源极；由第二导电类型的重掺杂区组成的漏区形成于所述半导体衬底的背面，在所述漏区的背面形成有由背面金属层组成的漏极。2.如权利要求1所述的沟槽MOSFET，其特征在于：所述半导体衬底为硅衬底。3.如权利要求1或2所述的沟槽MOSFET，其特征在于：所述第一介质层由氧化膜或氮化膜组成，所述层间膜由氧化膜组成。4.如权利要求1或2所述的沟槽MOSFET，其特征在于：所述栅介质层为栅氧化层。5.如权利要求1或2所述的沟槽MOSFET，其特征在于：各所述金属硅化物接触为由钛和氮化钛以及钨沉积后和硅反应形成的金属硅化物。6.如权利要求1或2所述的沟槽MOSFET，其特征在于：所述沟槽MOSFET器件为N型器件，第一导电类型为P型，第二导电类型为N型；或者，所述沟槽MOSFET器件为P型器件，第一导电类型为N型，第二导电类型为P型。7.如权利要求1或2所述的沟槽MOSFET，其特征在于：所述电流流动区的沟槽的步进小于1微米，所述沟槽的步进为沟槽的宽度和间距的和。8.一种沟槽MOSFET的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，所述半导体衬底表面形成硬质掩模层；步骤二、采用光刻刻蚀工艺依次对所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽；沟槽MOSFET包括电流流动区和栅极引出区，所述栅极引起区位于所述电流流动区的外侧，所述栅极引起区中的沟槽和所述电流流动区中的沟槽相连...

【专利技术属性】
技术研发人员：范让萱，缪进征，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31