半导体器件及其制造方法技术

本发明专利技术的实施例提供了用于制造半导体器件的方法，包括形成包括阱层、阱层上方设置的氧化物层和氧化物层上方设置的沟道层的鳍结构。形成隔离绝缘层，从而使得鳍结构的沟道层从隔离绝缘层突出，并且氧化物层的一部分或全部嵌入隔离绝缘层中。在鳍结构上方形成栅极结构。通过蚀刻鳍结构的未被栅极结构覆盖的部分形成凹部，从而暴露氧化物层。在暴露的氧化物层中形成凹槽。外延晶种层在氧化物层中的凹槽中。在凹部中和上面形成外延层。外延层和外延晶种层接触。本发明专利技术的实施例还提供了一种半导体器件。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路，更具体地，涉及具有鳍结构的半导体器件及其制造工艺。
技术介绍
随着半导体工业进入追求更高器件密度、更高性能和更低成本的nm技术工艺节点，来自制造和设计问题的挑战导致了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET器件通常包括具有高高宽比的半导体鳍，并且在该半导体鳍中形成半导体晶体管器件的沟道和源极/漏极区域。在鳍结构上方以及沿着鳍结构的侧面(如，包裹)形成栅极，利用沟道和源极/漏极区域的增大的表面积的优势，以产生更快、更可靠和更易控制的半导体晶体管器件。在一些器件中，例如，FinFET的源极/漏极(S/D)部分中的应变材料使用硅锗(SiGe)、磷化硅(SiP)或碳化硅(SiC)，这可以用于增强载流子迁移率。此外，已提出氧化物上的沟道结构，以提高载流子迁移率，并保持直的鳍轮廓。
技术实现思路
本专利技术的实施例提供了一种用于制造半导体器件的方法，包括：形成包括阱层、所述阱层上方设置的氧化物层和所述氧化物层上方设置的沟道层的鳍结构；形成隔离绝缘层，从而使得所述鳍结构的沟道层从所述隔离绝缘层突出，并且所述氧化物层的至少一部分或所述氧化物层的全部嵌入所述隔离绝缘层中；在所述鳍结构的一部分上方和所述隔离绝缘层上方形成栅极结构；通过蚀刻所述鳍结构的未被所述栅极结构覆盖的部分来形成凹部，从而暴露所述氧化物层；在暴露的氧化物层中形成凹槽；在所述氧化物层中的凹槽中形成外延晶种层；以及在所述凹部中和上面形成外延层，其中，所述外延层与所述外延晶种层接触。本专利技术的实施例还提供了一种用于制造半导体器件的方法，包括：形成包括阱层、所述阱层上方设置的氧化物层和所述氧化物层上方设置的沟道层的鳍结构；在具有所述氧化物层的鳍结构的上方形成外延晶种层；形成隔离绝缘层，从而使得所述鳍结构的沟道层从所述隔离绝缘层突出，并且所述氧化物层的至少一部分或所述氧化物层的全部嵌入所述隔离绝缘层中；在所述鳍结构的一部分上方和所述隔离绝缘层上方形成栅极结构；通过蚀刻所述鳍结构的未被所述栅极结构覆盖的部分形成凹部，从而暴露所述氧化物层和所述氧化物层的侧面上形成的外延晶种层；以及在所述凹部中和上面形成外延层，其中，所述外延层接触所述氧化物层的侧面上形成的所述外延晶种层。本专利技术的实施例还提供了一种半导体器件，包括：Fin FET器件，包括：鳍结构，在第一方向上延伸并且从隔离绝缘层突出，所述鳍结构和所述隔离绝缘层设置在衬底上方，所述鳍结构包括阱层、所述阱层上方设置的氧化物层和所述氧化物层上方设置的沟道层；栅极堆叠件，包括栅电极层和栅极介电层，所述栅极堆叠件覆盖所述鳍结构的一部分并且在与所述第一方向垂直的第二方向上延伸；源极和漏极，所述源极和漏极中每一个都包括所述鳍结构中形成的凹部中和凹部上面设置的应力源层，所述应力源层对所述栅极堆叠件下的鳍结构的沟道层施加应力；以及外延晶种层，形成为与所述凹部中的氧化物层接触，其中，所述应力源层与所述外延晶种层接触。附图说明当结合附图进行阅读时，从以下详细描述可更好地理解本专利技术。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小图1至图18是根据本专利技术的一个实施例的用于制造具有鳍结构的半导体FET器件(Fin FET)的示例性工艺。图19A和图19B是根据本专利技术的一个实施例的n-型Fin FET器件的示例性截面图；图20A和图20B是根据本专利技术的一个实施例的p-型Fin FET器件的示例性截面图；并且图21至图28是根据本专利技术的另一实施例的用于制造具有鳍结构的半导体FET器件的示例性工艺。具体实施方式应当理解，以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅为实例并且不旨在限制本专利技术。例如，元件的尺寸不限于所公开的范围或值，但可以依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简化和清楚，可以以不同的尺寸任意地绘制各个部件。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。另外，术语“由...制成”可以意为“包括”或者“由...组成”。图1至图18示出了用于制造具有鳍结构的半导体FET器件(Fin FET)的示例性工艺。应该理解，可以在图1至图18示出的操作之前、期间和之后提供附加操作，以及对于方法的附加实施例，可以替换或消除以下所描述的一些操作。操作的顺序可以互换。在图1中，将杂质离子(掺杂剂)注入到硅衬底10中，以形成阱区域15。执行离子注入以防止穿通效应。例如，衬底10是杂质浓度在约1.12×1015cm-3和约1.68×1015cm-3范围内的p-型硅衬底。在其他的实施例中，衬底10是杂质浓度在约0.905×1015cm-3和约2.34×1015cm-3的范围中的n-型硅衬底。可选地，衬底10可以包括：其他元素半导体，诸如锗；化合物半导体，包括诸如SiC和SiGe的IV-IV族化合物半导体、诸如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的III-V族化合物半导体；或它们的组合。在一个实施例中，衬底10是SOI(绝缘体上硅)衬底的硅层。当使用SOI衬底时，鳍结构可以从SOI衬底的硅层突出或可以从SOI衬底的绝缘层突出。对于后一种情况，SOI衬底的硅层用于形成鳍结构。诸如非晶Si或非晶SiC的非晶衬底或诸如氧化硅的绝缘材料也可以用作衬底10。衬底10可以包括已适当地掺杂杂质(如，p-型或n-型导电性)的各种区域。例如，掺杂剂是用于n-型Fin FET的硼(BF2)，并且用于p-型Fin FET的磷。如图2所示，在衬底10的表面上方外延生长第一外延层20，并且在第一外延层的上方外延生长第二外延层30。此外，在第二外延层30的上方形成掩模层100。例如，第一外延层20可以是Ge或Si(1-x)Gex，其中x在约0.1至约0.9的范围内。在该实施例中，Si(1-x)Gex用作第一外延层。在本专利技术中，Si(1-x)Gex可以简称为SiGe。在一些实施例中，SiGe第一外延层20的厚度在约10nm至约100nm的范围内。在特定的实施例中，SiGe第一外延层20的厚度在约1nm到约20nm的范围内，或在其他实施例中在约2nm到10nm的范围内。例如，第二外延层30可以是Si或Si(1-y)Gey，其中y<x。在这个实施例中，第二外延层是Si。在一些实施例中，Si第二外延层30的厚度在约20nm至约70nm本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：形成包括阱层、所述阱层上方设置的氧化物层和所述氧化物层上方设置的沟道层的鳍结构；形成隔离绝缘层，从而使得所述鳍结构的沟道层从所述隔离绝缘层突出，并且所述氧化物层的至少一部分或所述氧化物层的全部嵌入所述隔离绝缘层中；在所述鳍结构的一部分上方和所述隔离绝缘层上方形成栅极结构；通过蚀刻所述鳍结构的未被所述栅极结构覆盖的部分来形成凹部，从而暴露所述氧化物层；在暴露的氧化物层中形成凹槽；在所述氧化物层中的凹槽中形成外延晶种层；以及在所述凹部中和上面形成外延层，其中，所述外延层与所述外延晶种层接触。

【技术特征摘要】
2015.04.15 US 14/687,8151.一种用于制造半导体器件的方法，包括：形成包括阱层、所述阱层上方设置的氧化物层和所述氧化物层上方设置的沟道层的鳍结构；形成隔离绝缘层，从而使得所述鳍结构的沟道层从所述隔离绝缘层突出，并且所述氧化物层的至少一部分或所述氧化物层的全部嵌入所述隔离绝缘层中；在所述鳍结构的一部分上方和所述隔离绝缘层上方形成栅极结构；通过蚀刻所述鳍结构的未被所述栅极结构覆盖的部分来形成凹部，从而暴露所述氧化物层；在暴露的氧化物层中形成凹槽；在所述氧化物层中的凹槽中形成外延晶种层；以及在所述凹部中和上面形成外延层，其中，所述外延层与所述外延晶种层接触。2.根据权利要求1所述的方法，其中，所述氧化物层包括SiGe氧化物。3.根据权利要求1所述的方法，其中，所述外延晶种层包括非晶半导体材料或多晶半导体材料。4.根据权利要求1所述的方法，其中，所述外延晶种层包括非晶硅。5.根据权利要求1所述的方法，其中，通过原子层沉积形成所述外延晶种层。6.根据权利要求1所述的方法，其中，在所述凹槽中形成外延晶种层包括：形成外延晶种材料的毯式层，从而在所述栅极结构上方、在所述凹部中和在所述氧化物层的凹槽中形成所述外延晶种材料；以及蚀刻所述栅极结构上方和所述凹部中形成的毯式层，从而保留所述氧化物层的凹槽中形成的外延晶种层，由此形成所述外延晶种层。7.根据权利要求1所述的方法，其中，所述...

【专利技术属性】
技术研发人员：江国诚，蔡庆威，王志豪，连万益，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71