用于背侧深沟槽隔离的额外的掺杂区域制造技术

本发明专利技术的实施例涉及CMOS图像传感器及相关的形成方法，该图像传感器具有布置在深沟槽隔离结构与图像感测元件之间的掺杂区域。在一些实施例中，CMOS图像传感器具有设置在半导体衬底内的像素区域。像素区域具有配置为将辐射转换为电信号的图像感测元件。多个背侧深沟槽隔离(BDTI)结构在像素区域的相对侧上延伸进半导体衬底。掺杂区域横向布置在BDTI结构之间并且使图像感测元件与BDTI结构和半导体衬底的背侧分离。图像感测元件与BDTI结构的分离防止图像感测元件与BDTI结构的边缘附近的界面缺陷相互作用，并且从而减少暗电流和白像素数量。

Additional doping region for backside deep trench isolation

The embodiment of the invention relates to a CMOS image sensor and a method of forming the same. The image sensor is provided with a doping area arranged between the deep trench isolation structure and the image sensing element. In some embodiments, the CMOS image sensor has a pixel region disposed in a semiconductor substrate. Pixel region having image sensing element configured to convert radiation into electrical signal. A plurality of backside deep trench isolation (BDTI) structures extend into the semiconductor substrate at opposite sides of the pixel region. The doped region is laterally arranged between the BDTI structures and separates the image sensing element from the back side of the BDTI structure and the semiconductor substrate. The separation of the image sensing element and the BDTI structure prevents the image sensing element from interacting with the interface defects near the edges of the BDTI structure, thereby reducing the dark current and the number of white pixels.

【技术实现步骤摘要】

本专利技术的实施例涉及半导体领域，更具体地，涉及用于背侧深沟槽隔离的额外的掺杂区域。
技术介绍
数码相机和光学成像器件采用图像传感器。图像传感器将光学图像转换成数字数据，数字数据可以表示为数字图像。图像传感器通常包括像素传感器阵列，该像素传感器阵列是用于将光学图像转换为电信号的单元器件。像素传感器通常表现为电荷耦合器件(CCD)或互补金属氧化物半导体(CMOS)器件。然而，最近CMOS像素传感器受到了更多的关注。相对于CCD像素传感器，CMOS像素传感器提供更低的功耗、更小的尺寸和更快的数据处理。此外，CMOS像素传感器提供数据的直接数字输出，并且通常具有与CCD像素传感器相比更低的制造成本。
技术实现思路
本专利技术的实施例提供了一种CMOS图像传感器，包括：像素区域，设置在半导体衬底内并且包括配置为将辐射转换为电信号的图像感测元件；多个背侧深沟槽隔离(BDTI)结构，从所述半导体衬底的背侧延伸至所述半导体衬底内的位于所述像素区域的相对侧上的位置处；以及掺杂区域，横向布置在所述多个背侧深沟槽隔离结构之间并且配置为使所述图像感测元件与所述多个背侧深沟槽隔离结构分离。本专利技术的实施例还提供了一种CMOS图像传感器，包括：光电二极管，布置在半导体衬底内；多个背侧深沟槽隔离(BDTI)结构，从所述半导体衬底的背侧延伸至所述半导体衬底内的位于所述光电二极管的相对侧上的位置处；掺杂区域，沿着所述半导体衬底的背侧布置并且配置为使所述光电二极管与所述多个背侧深沟槽隔离结构分离；以及后段制程(BEOL)金属化堆叠件，布置在所述半导体衬底的前侧上并且包括布置在层间介电层内的多个金属互连层。本专利技术的实施例还提供了一种形成图像传感器的方法，包括：将掺杂物质注入半导体衬底以形成掺杂区域；在所述半导体衬底的前侧内形成图像感测元件；蚀刻所述半导体衬底以形成延伸进所述半导体衬底的背侧的多个深沟槽，其中，所述半导体衬底的背侧与所述半导体衬底的前侧相对；以及利用一种或多种介电材料填充所述多个深沟槽，以形成通过所述掺杂区域与所述图像感测元件分离的背侧深沟槽隔离(BDTI)结构。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1示出了CMOS(互补金属氧化物半导体)图像传感器的一些实施例的截面图，该图像传感器具有通过掺杂区域与深沟槽隔离(DTI)结构分离的感光元件。图2示出了集成芯片的一些实施例的截面图，该集成芯片包括通过掺杂区域与背侧深沟槽隔离(BDTI)结构分离的光电二极管。图3示出了BSI-CMOS图像传感器的一些附加实施例的截面图，该图像传感器包括通过p型掺杂区域与BDTI结构分离的光电二极管。图4至图11示出了显示形成CMOS-BSI图像传感器的方法的截面图的一些实施例，该图像传感器具有使光电二极管与BDTI结构分离的掺杂区域。图12示出了形成CMOS-BSI图像传感器的方法的一些实施例的流程图，该图像传感器具有使图像感测元件与BDTI结构分离的掺杂区域。具体实施方式以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。许多手持电子器件(如，照相机、移动电话、计算机等)都包括用于捕获图像的图像传感器。这种图像传感器的一个实例为包括有源像素传感器(APS)阵列的CMOS图像传感器(CIS)。深沟槽隔离(DTI)结构通常布置在CIS的邻近的像素之间以隔离相邻的像素。通过使用蚀刻工艺在半导体衬底内形成深沟槽，然后填充绝缘材料，以形成这些DTI结构。在一些应用中，在蚀刻深沟槽之前，功能层设置在半导体衬底的上表面上方。功能层可以增强半导体器件的性能，但是也包括对于衬底的一种或多种潜在的污染。在一些示例中，用于形成深沟槽的蚀刻工艺使这些污染物从功能层脱离，并且然后，随着深沟槽的形成，脱离的污染物穿过深沟槽的侧壁扩散进半导体衬底。这些污染物可以通过在DTI结构的边缘附近引入界面缺陷来降低CIS的性能。界面缺陷可以导致暗电流和/或白像素数量的增加。甚至在光未照射在图像传感器上时，暗电流的增加导致电荷累积，从而成为可以降低数字成像器件的图像质量的噪声的主要来源。本专利技术涉及CMOS图像传感器及相关的形成方法，该图像传感器包括布置在深沟槽隔离结构与图像感测元件之间的掺杂区域，该掺杂区域被配置为减少暗电流和白像素数量。在一些实施例中，CMOS图像传感器具有设置在半导体衬底内的像素区域。像素区域具有配置为将辐射转换为电信号的图像感测元件。多个背侧深沟槽隔离(BDTI)结构在像素区域的相对侧上延伸进半导体衬底。掺杂区域横向布置在BDTI结构之间并且使图像感测元件与BDTI结构和半导体衬底的背侧分离。图像感测元件与BDTI结构的分离防止图像感测元件与BDTI结构的边缘附近的界面缺陷相互作用，并且从而在没有任何负面效应的情况下有效地减少暗电流并且改善白像素数量性能。图1示出了CMOS(互补金属氧化物半导体)图像传感器100的一些实施例的截面图，该图像传感器具有通过掺杂区域与深沟槽隔离(DTI)结构分离的感光元件。CMOS图像传感器100包括具有多个像素区域103a至103c的半导体衬底102。多个像素区域103a至103c分别包括配置为将入射辐射120(如，光子)转换为电信号的图像感测元件104。在一些实施例中，图像感测元件104可以包括光电二极管。在这些实施例中，光电二极管可以包括位于半导体衬底102内的具有第一掺杂类型(如，n-型掺杂)的第一区域和位于半导体衬底102内的具有第二掺杂类型(如，p-型掺杂)的邻近的第二区域，第二掺杂类型不同于第一掺杂类型。在一些实施例中，多个像素区域103a至103c可以以包括行和/或列的阵列的方式布置在半导体衬底102内。通过延伸进半导体衬底102内并且包括一种或多种介电材料112至114的深沟槽隔离(DTI)结构111使像素区域103a至103c与邻近的像素区域103a至103c隔离。在一些实施例中，例如，一种或多种介电材料112至114可以包括钝化层112和电介质填充层114(如，氧化物)。在一些实施例中，DTI结构111可以包括从半导体衬底102的背侧垂直延伸至半导体衬底102内的位置处的背侧深沟本文档来自技高网...

【技术保护点】
一种CMOS图像传感器，包括：像素区域，设置在半导体衬底内并且包括配置为将辐射转换为电信号的图像感测元件；多个背侧深沟槽隔离(BDTI)结构，从所述半导体衬底的背侧延伸至所述半导体衬底内的位于所述像素区域的相对侧上的位置处；以及掺杂区域，横向布置在所述多个背侧深沟槽隔离结构之间并且配置为使所述图像感测元件与所述多个背侧深沟槽隔离结构分离。

【技术特征摘要】
2015.10.27 US 14/923,6351.一种CMOS图像传感器，包括：像素区域，设置在半导体衬底内并且包括配置为将辐射转换为电信号的图像感测元件；多个背侧深沟槽隔离(BDTI)结构，从所述半导体衬底的背侧延伸至所述半导体衬底内的位于所述像素区域的相对侧上的位置处；以及掺杂区域，横向布置在所述多个背侧深沟槽隔离结构之间并且配置为使所述图像感测元件与所述多个背侧深沟槽隔离结构分离。2.根据权利要求1所述的图像传感器，其中，所述图像感测元件包括具有第一掺杂类型的第一区域和第二掺杂类型的第二区域的光电二极管，所述第二掺杂类型不同于所述第一掺杂类型；以及其中，所述第一区域的相对侧接触所述第二区域和所述掺杂区域。3.根据权利要求2所述的图像传感器，其中，所述掺杂区域包括与所述光电二极管的第一区域垂直邻接的p型区域。4.根据权利要求1所述的图像传感器，其中，所述掺杂区域具有大于5e15掺杂剂/cm3的掺杂浓度。5.根据权利要求1所述的图像传感器，还包括：后段制程(BEOL)金属化堆叠件，布置在所述半导体衬底的前侧上并且包括布置在一个或多个层间介电层内的多个金属互连层，其中，所述半导体衬底的前侧与所述半导体衬底的背侧相对。6.根据权利要求1所述的图像传感器，其中，所述多个背侧深沟槽隔离结构从所...

【专利技术属性】
技术研发人员：陈春元，王俊智，杨敦年，曾晓晖，施俊吉，丁世汎，王子睿，江彦廷，王昱仁，山下雄一郎，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71