包括平面栅极和沟槽场电极结构的半导体器件制造技术

本发明专利技术涉及包括平面栅极和沟槽场电极结构的半导体器件。半导体器件的实施例包括具有半导体主体中的晶体管单元的晶体管单元阵列。平面栅极结构在第一侧处位于半导体主体上。场电极沟槽从第一侧延伸到半导体主体中。每一个场电极沟槽包括场电极结构。场电极沟槽的深度d大于第一侧处的场电极沟槽的最大横向尺寸wmax。

【技术实现步骤摘要】

技术介绍
在半导体器件（诸如，半导体功率绝缘栅场效应晶体管（IGFET））中，例如，金属氧化物半导体场效应晶体管（MOSFET）静态和动态损耗对器件性能具有影响。然而，漏极到源极开态电阻（Rdson）、漏源和栅源泄漏电流（IDSS、IGSS）典型地贡献于静态损耗，由器件特定电容诸如栅极到漏极的电容（CGD）、栅极到源极电容（CGS）和漏极到源极（CDS）所确定的输入和输出电容以及栅极电阻典型地贡献于动态损耗。改进半导体器件的静态和动态损耗二者是所期望的。
技术实现思路
本公开涉及包括晶体管单元阵列的半导体器件。晶体管单元阵列包括半导体主体中的晶体管单元。平面栅极结构在第一侧处位于半导体主体上。场电极沟槽从第一侧延伸到半导体主体中。每一个场电极沟槽包括场电极结构。场电极沟槽的深度d大于第一侧处的场电极沟槽的最大横向尺寸wmax。本公开还涉及形成半导体器件的方法。该方法包括形成从第一侧延伸到半导体主体中的场电极沟槽。场电极沟槽的深度d大于第一侧处的场电极沟槽的最大横向尺寸wmax。该方法还包括形成场电极沟槽中的场电极结构。该方法还包括在第一侧处形成半导体主体上的平面栅极电极。该方法还包括通过自对准到栅极电极和场电极结构的掺杂剂的离子注入而形成半导体主体中的源极区，所述场电极结构和栅电极构成离子注入掩模。本领域技术人员在阅读以下详细描述和观看附图时将认识到附加特征和优点。附图说明包括附图以提供对本专利技术的进一步理解并且附图被并入且构成本说明书的部分。附图图示了本专利技术的实施例并且与描述一起用来解释本专利技术的原理。本专利技术的其它实施例及预期优点将被容易地领会，因为通过参照以下详细描述它们变得更好理解。图1A是包括场电极沟槽和平面栅极结构的半导体器件的示意性横截面视图。图1B是图示了半导体主体的第一侧处的场电极沟槽的形状的实施例的示意性顶视图。图2A是图示了具有在场电极沟槽触点周围延伸的连续栅极电极的半导体器件的边缘终止区域和晶体管单元阵列的部分的示意性顶视图。图2B图示了沿着线A-A'的图2A的半导体器件的横截面视图的一个实施例。图2C图示了沿着线A-A'的图2A的半导体器件的横截面视图的另一实施例。图3A是图示了具有场电极沟槽之间的分裂栅极电极部分的半导体器件的边缘终止区域和晶体管单元阵列的部分的示意性顶视图。图3B图示了沿着线B-B'的图3A的半导体器件的横截面视图的一个实施例。图3C和3D图示了场电极沟槽之间的分裂栅极电极部分的横截面视图的实施例。图4A是图示了具有场电极沟槽之间的条形栅极电极部分的半导体器件的边缘终止区域和晶体管单元阵列的部分的示意性顶视图。图4B图示了沿着线C-C'的图4A的半导体器件的横截面视图的一个实施例。图5是制造包括场电极沟槽和平面栅极结构的半导体器件的方法的实施例的流程图。图6到18是用于图示形成包括场电极沟槽和平面栅极结构的半导体器件的实施例的过程特征的半导体主体的示意性横截面视图。具体实施方式在以下详细描述中参照附图，附图形成详细描述的部分并且在附图中通过图示的方式示出在其中可以实践本专利技术的特定实施例。要理解的是，在不脱离本专利技术的范围的情况下，可以利用其它实施例并且可以做出结构或逻辑改变。例如，针对一个实施例所图示或描述的特征可以用在其它实施例上或者与其它实施例结合使用以产生又进一步的实施例。意图是本专利技术包括这样的修改和变化。使用特定语言描述示例，这不应当被解释为限制所附权利要求的范围。附图不是按比例的并且仅出于说明性目的。为了清楚起见，已经在不同附图中通过对应标记来指定相同元件，如果没有以其它方式陈述的话。术语“具有”、“含有”、“包括”和“包含”等是开放式的，并且术语指示所陈述的结构、元件或特征的存在，但是不排除附加元件或特征的存在。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文以其它方式清楚地指示以外。术语“电气连接的”描述电气连接元件之间的永久低欧姆连接，例如有关元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电气耦合”包括针对信号传输所适配的一个或多个中间元件可以存在于电气耦合的元件之间，例如临时提供处于第一状态的低欧姆连接和处于第二状态的高欧姆电解耦的元件。附图通过靠近掺杂类型“n”或“p”指示“-”或“+”图示了相对掺杂浓度。例如，“n-”意味着低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区高的掺杂浓度。相同相对掺杂浓度的掺杂区未必具有相同绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。在以下描述中使用的术语“晶片”、“衬底”、“半导体主体”或“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构要被理解成包括硅（Si）、绝缘体上的硅（SOI）、蓝宝石上的硅（SOS）、掺杂和未掺杂的半导体、由基底半导体基础支持的硅的外延层、以及其它半导体结构。半导体不需要是基于硅的。半导体也可以是硅锗（SiGe）、锗（Ge）或砷化镓（GaAs）。根据其它实施例，碳化硅（SiC）或氮化镓（GaN）可以形成半导体衬底材料。如在该说明书中所使用的术语“水平的”意图描述基本上平行于半导体衬底或主体的第一或主表面的取向。这可以例如是晶片或管芯的表面。如在该说明书中所使用的术语“垂直的”意图描述基本上布置成与第一表面正交（即，平行于半导体衬底或主体的第一表面的法线方向）的取向。在该说明书中，半导体衬底或半导体主体的第二表面被视为由下表面或后侧表面形成，而第一表面被视为由半导体衬底的上表面、前表面或主表面形成。如在该说明书中使用的术语“上方”和“下方”因此描述结构特征到另一个结构特征的相对位置。在该说明书中，n掺杂被称为第一导电类型，而p掺杂被称为第二导电类型。可替换地，半导体器件可以以相反掺杂关系形成，使得第一导电类型可以是p掺杂的并且第二导电类型可以是n掺杂的。半导体器件可以具有端子触点，诸如接触垫（或电极），其允许做出与被包括在半导体主体中的隐蔽半导体器件或集成电路的电气接触。电极可以包括一个或多个电极金属层，其被应用于半导体芯片的半导体材料。电极金属层可以以任何期望的几何形状和任何期望的材料成分来制造。电极金属层可以例如是覆盖区域的层的形式。任何期望的金属，例如Cu、Ni、Sn、Au、Ag、Pt、Pd，以及这些金属中的一个或多个的合金，可以被用作该材料。（多个）电极金属层不需要是均匀的或者从仅一种材料制成，也就是说在（多个）电极金属层中包含的材料的各种成分和浓度是可能的。作为示例，电极层可以被尺寸选定成足够大的以与导线键合。在本文中公开的实施例中，应用一个或多个导电层，特别是电气导电层。应当领会到，如“形成”或“应用”的任何这样的术语意图字面上覆盖应用层的所有种类和技术。特别地，它们意图覆盖其中作为一个整体一次性应用层的技术，比如例如层压技术，以及其中以顺序方式沉积各层的技术，比如例如溅射、电镀、模制、CVD（化学气相沉积）、物理气相沉积（PVD）、蒸发、混合型物理-化学气相沉积（HPCVD）等等。所应用的导电层尤其可以包括以下中的一个或多个：诸如Cu或Sn或其合金之类的金属层、导电膏层以及键合材料层。金属层可以是均匀层。导电膏可以包括分布在可蒸发或可固化的聚合物材料中的金属本文档来自技高网...

【技术保护点】
一种半导体器件，包括：包括半导体主体中的晶体管单元的晶体管单元阵列；在第一侧处位于半导体主体上的平面栅极结构；从第一侧延伸到半导体主体中的场电极沟槽，每一个场电极沟槽包括场电极结构；并且其中场电极沟槽的深度d大于第一侧处的场电极沟槽的最大横向尺寸wmax。

【技术特征摘要】
2015.03.30 US 14/6723641.一种半导体器件，包括：包括半导体主体中的晶体管单元的晶体管单元阵列；在第一侧处位于半导体主体上的平面栅极结构；从第一侧延伸到半导体主体中的场电极沟槽，每一个场电极沟槽包括场电极结构；并且其中场电极沟槽的深度d大于第一侧处的场电极沟槽的最大横向尺寸wmax。2.权利要求1的半导体器件，其中第一侧处的沟槽的形状是圆形、椭圆形、多边形和具有圆角的多边形中的至少一个。3.权利要求1的半导体器件，其中每一个场电极沟槽包括电气耦合到源极电极的单个场电极。4.权利要求1的半导体器件，还包括接触结构，所述接触结构包括电气连接到场电极结构的多个触点，其中栅极电极结构的栅极电极包括多个第一开口，多个触点中的每一个延伸通过多个第一开口中对应的一个第一开口并且完全被栅极电极围绕。5.权利要求4的半导体器件，其中栅极电极在晶体管单元阵列中连续并且在第二开口不存在的情况下与第一开口分开。6.权利要求4的半导体器件，其中栅极电极包括：第一区段，每一个第一区段在多个触点中的对应一个触点周围延伸；和第二区段，每一个第二区段互连第一区段中的两个或更多个第一区段。7.权利要求1的半导体器件，其中栅极电极结构包括平行延伸的多个条形栅极电极。8.权利要求1的半导体器件，其中电气连接到场电极的接触结构在第一侧处延伸到半导体主体中，并且其中晶体管单元的源极区电气连接到半导体主体中的接触结构的侧壁。9.权利要求1的半导体器件，其中栅极电极结构的栅极电极包括沿着横向方向在相邻的两个场电极沟槽之间彼此隔开的第一和第二栅极电极部分。10.权利要求9的半导体器件，其中第二栅极电极部分电气连接到源极电极。11.权利要求9的半导体器件，其中栅极电极结构的栅极电介质包括第一和第二栅极电介质部分，第一栅极电介质部分具有厚度d1并且夹在第一栅极电极部分与半导体主体之间，第二栅极电介质部分具有厚度d2并且夹在第二栅极电极部分与半导体主体之间，并且其中第一厚度大于第二厚度，并且第二栅极电极电气连接到源极电极。12.权利要求9的半导体器件，其中主体和源极区布置在第一和第二栅极电极部分之间。13.权利要求9的半导体器件，其中主体和源极区布置在第一栅极电极部分与相邻的两个场电极沟槽中的一个之间以及...

【专利技术属性】
技术研发人员：F希尔勒，M赫茨勒，R西米尼克，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT