用于制造半导体器件的方法技术

本发明专利技术的各个实施例涉及用于制造半导体器件的方法。对具有分离栅极型MONOS存储器的半导体器件的可靠性做出了改进。形成覆盖控制栅极电极的ONO膜和虚设存储器电极栅极，并且然后跨虚设存储器电极栅极形成在所制造的存储器的源极区域侧的扩散区域。随后，去除虚设存储器栅极电极，并且然后形成存储器栅极电极，该存储器栅极电极的栅极长度小于虚设存储器电极栅极。之后，形成在存储器的源极区域侧的延伸区域。

【技术实现步骤摘要】
相关申请的交叉引用2015年3月30日提交的日本专利申请2015-070432号的公开，包括说明书、附图和摘要，以引用的方式全部并入本文。
本专利技术涉及一种用于制造半导体器件的方法，并且可用于制造例如具有非易失性存储器的半导体器件。
技术介绍
作为电可写入/可擦除非易失性半导体存储单元，EEPROM(电可擦除和可编程只读存储器)得到广泛使用。这种存储单元是具有由在MISFET的栅极电极下方的氧化物膜或者捕获绝缘膜围绕的导电浮置栅极电极的单元，并且是在浮置栅极或者捕获绝缘膜(电荷保持部分)中的电荷累积状态被用作存储器数据的单元，并且该数据作为晶体管的阈值被读出。捕获绝缘膜是在其中可以累积电荷的绝缘膜。其一个示例是氮化硅膜。通过将电荷注入到这种电荷累积区域中并且从其放出电荷，来使MISFET的阈值偏移，从而使MISFET充当存储元件。使用了捕获绝缘膜的非易失性半导体存储单元的一个示例，是使用MONOS(金属氧化物氮化物氧化物半导体)膜的分离栅极型单元。专利文件1(日本特开2009-302269号公报)陈述了：在分离栅极型MONOS存储器中，形成虚设ONO(氧化物氮化物氧化物)膜和虚设存储器栅极电极，并且之后将离子注入到工件中以形成源极/漏极区域，并且随后将存储器栅极电极和ONO膜重新形成到工件中。在用于制造分离栅极型MONOS存储器的过程中，在跨它们的非晶态的存储器栅极电极将离子注入到它们的工件中以形成它们的源
极/漏极区域的扩散区域的情况下，可以导致以下问题：当离子注入将杂质引入到非晶态存储器栅极电极中、并且然后使存储器栅极电极晶化时，配置为相应存储器栅极电极的晶粒在这些电极中在形状上发生变化，从而使得存储器单元的性能可能在电极之间不适宜地发生变化。而且，杂质离子跨存储器栅极电极被注入到单元的ONO膜(该ONO膜包括捕获绝缘膜)中，从而使得单元在电荷保持性能等性能上劣化。为了避免这些问题，已知一种依次执行以下步骤的方法：在工件中形成虚设存储器栅极电极的步骤；将离子注入到其中以形成扩散区域的步骤；去除虚设存储器栅极电极的步骤；以及重新形成存储器栅极电极和ONTO膜的步骤。然而，当虚设存储器栅极电极和存储器栅极电极形成为具有基本上相同的栅极长度时，导致了如下问题：难以形成LDD(轻掺杂漏极)结构，并且进一步地，存储器单元在不操作时在截止特性上劣化。本专利技术的其它问题和其它新颖特征将通过对本说明书和所附附图的说明而显而易见。
技术实现思路
本专利技术的典型方面的概述简要如下：用于制造半导体器件的本方面的方法是当形成分离栅极型MONOS存储器时依次执行以下步骤的方法：形成存储器的虚设存储器栅极电极和源极区域侧扩散区域的步骤；去除虚设存储器栅极电极的步骤；形成存储器栅极电极的步骤；以及形成存储器的源极区域侧的延伸区域的步骤。根据本方面，由此产生的半导体器件在可靠性上可以得到改进。附图说明图1是图示了在本专利技术的一个实施例的半导体器件制造方法中的步骤的截面图。图2是图示了在图1的步骤之后的步骤的截面图。图3是图示了在图2的步骤之后的步骤的截面图。图4是图示了在图3的步骤之后的步骤的截面图。图5是图示了在图4的步骤之后的步骤的截面图。图6是图示了在图5的步骤之后的步骤的截面图。图7是图示了在图6的步骤之后的步骤的截面图。图8是图示了在图7的步骤之后的步骤的截面图。图9是图示了在图8的步骤之后的步骤的截面图。图10是图示了在图9的步骤之后的步骤的截面图。图11是图示了在图10的步骤之后的步骤的截面图。图12是图示了在图11的步骤之后的步骤的截面图。图13是图示了在图12的步骤之后的步骤的截面图。图14是图示了在作为比较示例的半导体器件制造方法中的步骤的截面图。图15是示出了在“写入”、“擦除”和“读出”的时候施加至所选存储器单元的各个部分的电压的条件的示例的表格。具体实施方式在下文中，将参照附图对本专利技术的一个实施例进行详细描述。在用于描述本实施例所指的所有附图中，相同的附图标记表示相同的构件。关于相同的构件，将省略与其相关的详细重复说明。在本实施例中，关于彼此等效或者相似的部或者部分，原则上不再进行重复说明，除非另有需要。在本实施例中的半导体器件中的每一个是具有非易失性存储器(非易失性存储元件、闪速存储器或者非易失性半导体存储单元)的半导体器件。此处描述的非易失性存储器是分离栅极型MONOS存储器(在下文中仅称为MONOS存储器)。将关于非易失性存储器是基本上为n沟道型MISFET(金属绝缘体半导体场效应晶体管)的存储器单元的情况，来描述本实施例。在本实施例中，(在写入、擦除和读出数据的时候所施加的电压
和载流子的导电类型的)极性，是用于描述基本上作为n沟道型MISFET的存储器单元的动作的极性。当非易失性存储器是基本上作为p沟道型MISFET的存储器单元时，在原则上可以通过反转所施加的电压的、载流子的导电类型的、和彼此相关的任何其它因素的相应极性，来获得相同的动作。在本专利技术中所提及的掩膜表示用于保护对象物体中的一个或者多个不被蚀刻的保护膜(蚀刻掩膜)、或者用于保护对象物体中的一个或者多个不经受离子注入的保护膜(离子注入阻挡掩膜)。<关于用于制造半导体器件的方法>参照图1至图13，将对用于制造半导体器件的本实施例的方法进行说明。图1至图13中的每一个是在根据本实施例的方法的半导体器件制造过程中的步骤的截面图。此处将对形成n沟道型MISFET(控制晶体管和存储器晶体管)的情况进行说明。然而，通过反转晶体管的导电类型的极性，可以形成p沟道型MISFET(控制晶体管和存储器晶体管)。在半导体器件制造过程中，如图1所示，首先准备半导体衬底(半导体晶片)SB，该半导体衬底SB具有例如大约1Ω·cm至100Ω·cm的比电阻，并且由例如p型单晶硅(Si)制成。随后，在半导体衬底SB的主表面中制成沟槽，并且在沟槽中形成元件隔离区域(未图示)。元件隔离区域由例如氧化硅膜制成，并且可以通过STI(浅沟槽隔离)方法来形成。然而，元件隔离区域可以通过例如LOCUS(硅的局部氧化)方法来形成。在图1中图示的区域是稍后在其中待形成存储器单元的区域。随后，将离子注入至半导体衬底SB的主表面，以在半导体衬底SB中形成p型阱WL。阱WL的形成是通过将p型杂质(例如，B(硼))注入至主表面以具有较低浓度来实现的。阱WL形成为从半导体衬底SB的主表面至半导体衬底SB的中间深度。之后，对半导体衬底SB进行退火，以使在阱WL内部的杂质扩散。作为参考，在半导体衬底
SB的形成有p型场效应晶体管或者包括有该晶体管的存储器单元的区域中，通过将n型杂质(例如，砷(As)或者P(磷))离子注入至半导体衬底SB的主表面来形成n型阱，这既未图示，也未详细描述。随后，对工件进行例如热氧化处理，以在半导体衬底SB的暴露出来的上表面上形成具有较小膜厚度的绝缘膜IF1。这样，半导体衬底SB的上表面被绝缘膜IF1覆盖。绝缘膜IF1是例如氧化硅膜。之后，例如，使用CVD(化学汽相沉积)方法在半导体衬底SB的整个主表面之上形成硅膜SF1。这样，硅膜SF1形成在半导体衬底SB之上以将绝缘膜IF1中介其间。硅膜SF1是用于形成稍后将详细描述的控本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括以下步骤：(a)准备半导体衬底；(b)在所述半导体衬底的主表面之上，依次形成栅极绝缘膜和控制栅极电极；(c)在所述半导体衬底之上，形成在其中包括电荷保持部的第一绝缘膜，以覆盖所述控制栅极电极；(d)在所述控制栅极电极两侧的、所述控制栅极电极的相应侧壁之上，以侧壁的形式形成第一牺牲膜，以将第一绝缘膜中介在所述侧壁中的每一个与所述控制栅极电极之间；(e)将与所述控制栅极电极的所述侧壁中的一个侧壁相邻的这部分所述第一牺牲膜用作掩膜，以将预定导电类型的杂质离子注入到所述半导体衬底的所述主表面中，从而形成第一半导体区域；(f)在所述步骤(e)之后，去除所述第一牺牲膜；(g)在与所述控制栅极电极的所述侧壁中的一个侧壁相邻的位置处，形成存储器栅极电极，所述侧壁为所述第一半导体区域侧的侧壁；(h)去除从所述存储器栅极电极暴露出来的这部分所述第一绝缘膜；(i)在所述半导体衬底的主表面区域之中的、与所述控制栅极电极相邻的区域之上，形成所述导电类型的第二半导体区域，所述区域为与这些主表面区域之中的存储器栅极电极定位区域相对的主表面区域，并且在所述半导体衬底的主表面区域之上形成所述导电类型的第三半导体区域，所述区域在所述存储器栅极电极与所述第一半导体区域之间；以及(j)在所述半导体衬底的主表面区域之上，形成所述导电类型的第四半导体区域，所述主表面区域在所述控制栅极电极之侧、并且与所述主表面的所述存储器栅极电极定位区域相对；其中所述第二半导体区域和所述第三半导体区域在杂质浓度上小于所述第一半导体区域和所述第四半导体区域；并且其中所述第一半导体区域、所述第二半导体区域、所述第三半导体区域和所述第四半导体区域、所述控制栅极电极和所述存储器栅极电极配置为非易失性存储器的存储器单元。...

【技术特征摘要】
2015.03.30 JP 2015-0704321.一种用于制造半导体器件的方法，包括以下步骤：(a)准备半导体衬底；(b)在所述半导体衬底的主表面之上，依次形成栅极绝缘膜和控制栅极电极；(c)在所述半导体衬底之上，形成在其中包括电荷保持部的第一绝缘膜，以覆盖所述控制栅极电极；(d)在所述控制栅极电极两侧的、所述控制栅极电极的相应侧壁之上，以侧壁的形式形成第一牺牲膜，以将第一绝缘膜中介在所述侧壁中的每一个与所述控制栅极电极之间；(e)将与所述控制栅极电极的所述侧壁中的一个侧壁相邻的这部分所述第一牺牲膜用作掩膜，以将预定导电类型的杂质离子注入到所述半导体衬底的所述主表面中，从而形成第一半导体区域；(f)在所述步骤(e)之后，去除所述第一牺牲膜；(g)在与所述控制栅极电极的所述侧壁中的一个侧壁相邻的位置处，形成存储器栅极电极，所述侧壁为所述第一半导体区域侧的侧壁；(h)去除从所述存储器栅极电极暴露出来的这部分所述第一绝缘膜；(i)在所述半导体衬底的主表面区域之中的、与所述控制栅极电极相邻的区域之上，形成所述导电类型的第二半导体区域，所述区域为与这些主表面区域之中的存储器栅极电极定位区域相对的主表面区域，并且在所述半导体衬底的主表面区域之上形成所述导电类型的第三半导体区域，所述区域在所述存储器栅极电极与所述第一半导体区域之间；以及(j)在所述半导体衬底的主表面区域之上，形成所述导电类型的第四半导体区域，所述主表面区域在所述控制栅极电极之侧、并且与
\t所述主表面的所述存储器栅极电极定位区域相对；其中所述第二半导体区域和所述第三半导体区域在杂质浓度上小于所述第一半导体区域和所述第四半导体区域；并且其中所述第一半导体区域、所述第二半导体区域、所述第三半导体区域和所述第四半导体区域、所述控制栅极电极和所述存储器栅极电极配置为非易失性存储器的存储器单元。2.根据权利要求1所述的用于制造半导体器件的方法，其中在所述控制栅极电极的栅极长度的方向上，所述第一牺牲膜的宽度大于所述存储器栅极电极的栅极长度。3.根据权利要求1所述的用于制造半导体器件的方法，其中在所述步骤(c)中，所述第一绝缘膜形成为包括第二绝缘膜、电荷累积膜和第二牺牲膜，所述第二绝缘膜、所述电荷累积膜和所述第二牺牲膜按照该顺序形成在所述半导体衬底之上，其中在所述步骤(f)中，去除所述第一牺牲膜和所述第二牺牲膜，并且其中在所述步骤(f)之后并且在所述步骤(g)之前，形成覆盖所述电荷累积膜的第三绝缘膜。4.根据权利要求3所述的用于制造半导体器件的方...

【专利技术属性】
技术研发人员：三原龙善，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP