纳米线结构及其制作方法技术

本发明专利技术公开一种纳米线结构及其制作方法，其制作方法包括下列步骤。在基底上形成鳍片与浅沟隔离。鳍片的上部暴露于浅沟隔离之外。在被暴露出的鳍片上形成第一图案化介电层，并对浅沟隔离进行凹入蚀刻制作工艺，以暴露出鳍片的下部。在第二区形成第二图案化介电层，以覆盖第一图案化介电层以及第二区中被暴露出的鳍片。移除被暴露出的鳍片的下部，以于第一区形成上鳍片与下鳍片。再对浅沟隔离进行另一凹入蚀刻制作工艺，以暴露出部分的下鳍片以及位于第二区的部分的鳍片。移除第一区的第一图案化介电层，并将上鳍片转变成第一纳米线。

【技术实现步骤摘要】

本专利技术涉及一种纳米线结构以及其制作方法，尤指一种利用部分的鳍片转变成纳米线的纳米线结构以及其制作方法。
技术介绍
当元件发展至65纳米技术世代后，使用传统平面式(planar)的金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管制作工艺难以持续微缩，因此，现有技术提出以立体或非平面(non-planar)多栅极晶体管元件来取代平面式晶体管元件的解决途径。举例来说，双栅极(dual-gate)鳍式场效晶体管(Fin Field effect transistor，以下简称为FinFET)元件、三栅极(tri-gate)FinFET元件、以及Ω(omega)式FinFET元件等都已被提出。现在，则更发展出利用纳米线作为通道的全栅极(gate-all-around，GAA)晶体管元件，作为继续提升元件积成度与元件效能的方案。此外，业界也提出使用含有锗成分的纳米线来更进一步提升纳米线晶体管的迁移率(mobility)，用于符合更高规格的逻辑、存储器等元件的需求。
技术实现思路
本专利技术的目的在于提供一种纳米线结构及其制作方法，利用形成图案化介电层以及对浅沟隔离进行凹入蚀刻等方式将部分的鳍片转变为纳米线。根据本专利技术的一实施例，本专利技术提供一种纳米线结构的制作方法，包括下列步骤。首先，在一基底上形成一鳍片以及一浅沟隔离。浅沟隔离围绕鳍片，鳍片的上部暴露于浅沟隔离之外，鳍片包括一第一区以及两个第二区，且第一区位于两个第二区之间。然后，在被暴露出的鳍片上形成一第一图案化介电层，并对浅沟隔离进行一凹入蚀刻(recessing)制作工艺，用以暴露出鳍片的一下部。在鳍片的第二区形成一第二图案化介电层，用以覆盖第一图案化介电层以及被暴露出的鳍片。然后，移除被暴露出的鳍片的下部，用以于第一区中形成一上鳍片以及一下鳍片。一间隔于一垂直投影方向上形成于
上鳍片与下鳍片之间。之后，再对浅沟隔离进行另一凹入蚀刻制作工艺，用以暴露出部分的下鳍片以及位于第二区的部分的鳍片。接着，移除第一区的第一图案化介电层，并将上鳍片转变成一第一纳米线。根据本专利技术的一实施例，本专利技术还提供了一种纳米线结构，包括一第一纳米线以及一第二纳米线。第一纳米线设置于一基底上，第二纳米线于一垂直投影方向上设置于第一纳米线与基底之间。第一纳米线与第二纳米线互相平行，且第一纳米线的宽度与第二纳米线的宽度不同。根据本专利技术的另一实施例，本专利技术还提供了一种纳米线结构，包括一纳米线以及一鳍状结构。纳米线设置于一基底上，鳍状结构于一垂直投影方向上设置于纳米线与基底之间。纳米线与鳍状结构互相平行。通过本专利技术所提供的纳米线结构的制作方法，可使纳米线结构具有于垂直方向排列的多个纳米线或纳米线与鳍状结构，由此达到提升相关的元件积成度与元件效能等目的。附图说明图1至图20为本专利技术第一实施例的纳米线结构的制作方法示意图；图21至图25为本专利技术第二实施例的纳米线结构的制作方法示意图。主要元件符号说明10 基底20 鳍片20A 上鳍片20B 下鳍片20L 下部20U 上部30 浅沟隔离31 第一图案化介电层32 第二图案化介电层33 第三图案化介电层34 第一氧化层35 第二氧化层40 外延层50 柱状结构50L 柱状结构的下部50U 柱状结构的上部60 纳米线61 第一纳米线62 第二纳米线63 鳍状结构71 栅极介电层72 功函数层73 栅极电极74 间隙壁81 金属硅化物层82 导电插塞101 纳米线结构102 纳米线结构200 纳米线晶体管D1 第一方向D2 第二方向D3 垂直投影方向G 间隔R1 第一区R2 第二区W1 第一宽度W2 第二宽度W3 第三宽度具体实施方式请参阅图1至图20。图1至图20所绘示为本专利技术第一实施例的纳米线结构的制作方法示意图。其中图1、图3、图4、图5、图8、图10、图13、图15以及图18为立体示意图，图7为沿图6中A-A’剖线所绘示的剖视图，图12为沿图11中B-B’剖线所绘示的剖视图，图17为沿图16中C-C’剖线
所绘示的剖视图，而图1、图5、图8、图10、图13、图15以及图18为分别对应图2、图6、图9、图11、图14、图16以及图19中的部分区域立体示意图。举例来说，图1可被视为图2的左半部或右半部且省略基底的立体示意图，而其他立体示意图与其对应的图式关系也相同。本实施例提供一种纳米线结构的制作方法，包括下列步骤。首先，在半导体基底上形成多个鳍片与隔离结构，且为方便说明起见，如图1与图2所示，在一基底10上形成至少一鳍片20以及一浅沟隔离30。鳍片20沿一第一方向D1延伸，且鳍片20包括一第一区R1以及两个第二区R2，且第一区R1于第一方向D1上位于两个第二区R2之间。另一方面，也可视为基底10具有一个第一区R1以及两个第二区R2，鳍片20于第一方向D1上的两端分别位于两个第二区R2中，而鳍片20的两端之间的区域位于第一区R1中。浅沟隔离30围绕鳍片20，且浅沟隔离30于一与第一方向D1正交的第二方向D2上位于鳍片20的两侧。第一区R1可被视为对应后续要形成栅极电极的区域，而第二区R2可被视为后续要当作源极/漏极的区域，但并不以此为限。本实施例的基底10可包括硅基底(silicon substrate)、外延硅基底(epitaxial silicon substrate)、硅锗半导体基底(silicon germanium substrate)、碳化硅基底(silicon carbide substrate)或硅覆绝缘(silicon-on-insulator,SOI)基底等，但并不以此为限。鳍片20则优选为硅鳍片，可通过对基底10进行黄光蚀刻制作工艺例如通过间隙壁影像转移(sidewall image transfer,SIT)所形成，但并不以此为限。浅沟隔离30的材料可包括氧化硅或其他适合的绝缘材料，而浅沟隔离30可在形成鳍片20之后先形成一绝缘材料以覆盖鳍片20，接着再通过例如一化学机械研磨(chemical mechanical polish,CMP)制作工艺将过多的绝缘材料移除并使浅沟隔离30于一垂直投影方向D3的高度与鳍片20的高度大体上相等，但并不以此为限。接着，如图3所示，可对浅沟隔离30进行一凹入蚀刻(recessing)制作工艺，用以降低浅沟隔离30于垂直投影方向D3上的高度并使鳍片20的上部20U暴露于浅沟隔离30之外。然后，利用沉积、光刻、蚀刻等制作工艺，在被暴露出的鳍片20上形成一第一图案化介电层31，第一图案化介电层31可包括氮化硅、氮氧化硅或其他适合的介电材料，且第一图案化介电层31形成于第一区R1以及第二区R2的鳍片20上。此外，在本专利技术的其他实施例中，也可视需要利用对暴露出的鳍片20进行氮化或氧化方式形成自对准
的第一图案化介电层31，或者也可通过用于形成鳍片20的硬掩模层(未图示)以及于鳍片20两侧形成间隙壁(未图示)来当作上述的第一图案化介电层31。然后，如图4所示，对浅沟隔离30再进行一凹入蚀刻制作工艺，用以暴露出鳍片20的一下部20L。鳍片20的上部20U与鳍片20的下部20本文档来自技高网...

【技术保护点】
一种纳米线结构的制作方法，包括：在一基底上形成一鳍片以及一浅沟隔离，其中该浅沟隔离围绕该鳍片，该鳍片的一上部暴露于该浅沟隔离之外，该鳍片包括一第一区以及两个第二区，且该第一区位于该两个第二区之间；在被暴露出的该鳍片上形成一第一图案化介电层；对该浅沟隔离进行一凹入蚀刻(recessing)制作工艺，用以暴露出该鳍片的一下部；在该鳍片的该两个第二区形成一第二图案化介电层，用以覆盖该第一图案化介电层以及被暴露出的该鳍片；移除被暴露出的该鳍片的该下部，用以于该第一区中形成一上鳍片以及一下鳍片，其中一间隔于一垂直投影方向上形成于该上鳍片与该下鳍片之间；再对该浅沟隔离进行另一凹入蚀刻制作工艺，用以暴露出部分的该下鳍片以及位于该两个第二区的部分的该鳍片；移除该第一区的该第一图案化介电层；以及将该上鳍片转变成一第一纳米线。

【技术特征摘要】
1.一种纳米线结构的制作方法，包括：在一基底上形成一鳍片以及一浅沟隔离，其中该浅沟隔离围绕该鳍片，该鳍片的一上部暴露于该浅沟隔离之外，该鳍片包括一第一区以及两个第二区，且该第一区位于该两个第二区之间；在被暴露出的该鳍片上形成一第一图案化介电层；对该浅沟隔离进行一凹入蚀刻(recessing)制作工艺，用以暴露出该鳍片的一下部；在该鳍片的该两个第二区形成一第二图案化介电层，用以覆盖该第一图案化介电层以及被暴露出的该鳍片；移除被暴露出的该鳍片的该下部，用以于该第一区中形成一上鳍片以及一下鳍片，其中一间隔于一垂直投影方向上形成于该上鳍片与该下鳍片之间；再对该浅沟隔离进行另一凹入蚀刻制作工艺，用以暴露出部分的该下鳍片以及位于该两个第二区的部分的该鳍片；移除该第一区的该第一图案化介电层；以及将该上鳍片转变成一第一纳米线。2.如权利要求1所述的纳米线结构的制作方法，还包括：在该两个第二区形成一第三图案化介电层，其中该第三图案化介电层于该两个第二区覆盖该第二图案化介电层与被暴露出的该鳍片，其中将该上鳍片转变成该第一纳米线的步骤包括：在该上鳍片以及该下鳍片上形成一外延层；进行一氧化制作工艺，用以将被该外延层覆盖的该上鳍片转变为被一第一氧化层围绕的该第一纳米线，并于该两个第二区将被该第一图案化介电层、该第二图案化介电层以及该第三图案化介电层覆盖的该鳍片转变为两个被一第二氧化层覆盖的柱状结构分别位于该两个第二区中；以及移除该第一氧化层以及该第二氧化层。3.如权利要求2所述的纳米线结构的制作方法，其中该第一图案化介电层、该第二图案化介电层以及该第三图案化介电层分别包括氮化硅或氮氧化硅。4.如权利要求2所述的纳米线结构的制作方法，其中该外延层包括一锗外延层或一硅锗外延层，且该第一纳米线包括一锗纳米线。5.如权利要求2所述的纳米线结构的制作方法，还包括：在该外延层形成之后以及于该氧化制作工艺之前，对该浅沟隔离进行又一凹入蚀刻制作工艺，用以暴露出至少部分的未被该外延层覆盖的该下鳍片。6.如权利要求5所述的纳米线结构的制作方法，其中该氧化制作工艺将被该外延层覆盖的该下鳍片转变为被该第一氧化层围绕的一第二纳米线。7.如权利要求6所述的纳米线结构的制作方法，其中该第二纳米线于该垂直投影方向上形成于该第一纳米线与该基底之间，且该第二纳米线的宽度小于该第一纳米线的宽度。8.如权利要求6所述的纳米线结构的制作方法，其中该第一纳米线以及该第二纳米线于该第一区中互相分离，且该第一纳米线以及该第二纳米线与该两个第二区中的该两...

【专利技术属性】
技术研发人员：施学浩，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71