芯片封装结构与其制作方法技术

本发明专利技术提供一种芯片封装结构与其制作方法，包括芯片、线路层、无源组件材料以及基材。线路层配置于芯片的表面上，其中线路层包括多个凸块与多个无源组件电极。凸块与无源组件电极具有相同材质，且具有相同厚度，而无源组件电极电性连接至部分凸块。无源组件材料配置于无源组件电极之间，使无源组件电极与无源组件材料构成位于芯片的表面上的无源组件。芯片配置于基材上，并以表面面对基材，使芯片与无源组件藉由凸块电性连接至基材。本发明专利技术还揭示一种芯片封装结构的制作方法。本发明专利技术提供的芯片封装结构与其制作方法通过改变无源组件的配置方式而具有良好的操作效能。

Chip packaging structure and manufacturing method thereof

The invention provides a chip packaging structure and a manufacturing method thereof, which comprises a chip, a circuit layer, a passive component material and a base material. The circuit layer is arranged on the surface of the chip, wherein the circuit layer comprises a plurality of bumps and a plurality of passive component electrodes. The bump and the passive component electrode have the same material and have the same thickness, while the passive component electrode is electrically connected to the partial bump. The passive component material is disposed between the passive component electrodes so that the passive component electrode and the passive component material constitute a passive component located on the surface of the chip. The chip is disposed on the substrate and faces the substrate with the surface so that the chip and the passive component are electrically connected to the substrate by a bump. The invention also discloses a method for making a chip packaging structure. The chip packaging structure provided by the invention and the manufacturing method thereof have good operation efficiency by changing the configuration mode of the passive component.

【技术实现步骤摘要】
芯片封装结构与其制作方法
本专利技术涉及一种封装结构与其制作方法，尤其涉及一种芯片封装结构与其制作方法。
技术介绍
近年来，随着电子产品的需求朝向高功能化、信号传输高速化及电路组件高密度化，半导体相关产业也日渐发展。以半导体芯片为例，半导体芯片经制成后，需与导电结构共同形成芯片封装结构，方能发挥电路功能，而应用于电子产品中。另外，芯片封装结构亦可搭配无源组件增加其操作效能。一般来说，在芯片封装结构中，芯片与承载器(例如线路基材)可利用打线、凸块接合、引脚接合等方式达成电性连接的目的。上述电性连接方式(例如凸块)可制作于芯片的表面上，而后在芯片配置于承载器上时进一步连接至承载器上的对应接点。类似地，芯片封装结构所需无源组件亦通过适用方式(例如焊接)而另外配置在承载器上。如此，不仅增加了承载器的使用面积，不利于电子产品体积精简化，相对的亦增加整体成本。
技术实现思路
本专利技术提供一种芯片封装结构与其制作方法，其通过改变无源组件的配置方式而具有良好的操作效能。本专利技术的芯片封装结构包括芯片、线路层、无源组件材料以及基材。线路层配置于芯片的表面上，其中线路层包括多个凸块与多个无源组件电极，凸块与无源组件电极具有相同材质，且具有相同厚度，而无源组件电极电性连接至部分凸块。无源组件材料配置于无源组件电极之间，使无源组件电极与无源组件材料构成无源组件，而无源组件位于芯片的表面上。芯片配置于基材上，并以表面面对基材，使芯片与无源组件藉由凸块电性连接至基材，且无源组件与凸块位于芯片与基材之间。本专利技术的芯片封装结构的制作方法包括下列步骤：形成线路层于芯片的表面上，其中线路层包括多个凸块与多个无源组件电极，凸块与无源组件电极具有相同材质，且具有相同厚度，而无源组件电极电性连接至部分凸块。涂布无源组件材料于无源组件电极之间，使无源组件电极与无源组件材料构成无源组件，而无源组件位于芯片的表面上。将芯片配置于基材上，并以表面面对基材，使芯片与无源组件藉由凸块电性连接至基材，且无源组件与凸块位于芯片与基材之间。在本专利技术的一实施例中，上述的芯片的表面具有主动区与位于主动区外围的周边区。凸块配置于周边区，无源组件电极连接至部分凸块，并从周边区延伸至主动区内，使由无源组件电极与无源组件材料构成的无源组件位于主动区内。在本专利技术的一实施例中，上述的芯片封装结构还包括底金属层，配置于芯片的表面与线路层间，且底金属层的轮廓对应于凸块与无源组件电极的轮廓。在本专利技术的一实施例中，上述的无源组件电极包括彼此对向设置的两条状电极，而无源组件材料配置于条状电极之间。在本专利技术的一实施例中，上述的无源组件电极包括彼此交错排列的两梳状电极，而无源组件材料配置于梳状电极之间。在本专利技术的一实施例中，上述的无源组件包括电容组件、电阻组件或电感组件。在本专利技术的一实施例中，上述的无源组件材料包括介电陶瓷材料、电阻膏或电感膏。在本专利技术的一实施例中，上述的电容组件的电容值为纳米法拉(nanofarad，nF)等级。在本专利技术的一实施例中，上述的线路层的材质包括金、银、铜或含有前述材质的合金。在本专利技术的一实施例中，上述的线路层的厚度介于10微米(micrometer，μm)至15微米之间。在本专利技术的一实施例中，上述的线路层的凸块与无源组件电极的形成于同一步骤中完成。在本专利技术的一实施例中，上述的芯片封装结构的制作方法还包括下列步骤：形成底金属层于芯片的表面与线路层间，且底金属层的轮廓对应于凸块与无源组件电极的轮廓。在本专利技术的一实施例中，上述的芯片封装结构的制作方法还包括下列步骤：低温烧结涂布于无源组件电极之间的无源组件材料。基于上述，在本专利技术的芯片封装结构与其制作方法中，具有相同材质与相同厚度的多个凸块与多个无源组件电极(为同一线路层的不同局部)配置于芯片的表面上，而无源组件材料配置于无源组件电极之间，从而在芯片的表面上构成无源组件，而后芯片配置于基材上，使芯片与无源组件藉由凸块电性连接至基材。藉此，本专利技术的芯片封装结构与其制作方法通过改变无源组件的配置方式而具有良好的操作效能。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是本专利技术的一实施例的芯片封装结构的侧视示意图；图2至图3是图1的芯片封装结构的制作示意图；图4是本专利技术的另一实施例的芯片封装结构的示意图。附图标记：100、200：芯片封装结构110：芯片112：表面120、220：线路层122、222：凸块124、224：无源组件电极124a、124b：梳状电极130、230：无源组件材料140：基材150、250：无源组件160：底金属层224a、224b：条状电极R1：主动区R2：周边区t：厚度具体实施方式图1是本专利技术的一实施例的芯片封装结构的侧视示意图。请参考图1，在本实施例中，芯片封装结构100包括芯片110、线路层120、无源组件材料130以及基材140。线路层120配置于芯片110的表面112上，其中线路层120包括多个凸块122与多个无源组件电极124，凸块122与无源组件电极124具有相同材质，且具有相同厚度t，而无源组件电极124电性连接至部分凸块122。再者，无源组件材料130配置于无源组件电极124之间，使无源组件电极124与无源组件材料130构成无源组件150，而无源组件150位于芯片110的表面112上。此外，芯片110配置于基材140上，并以芯片表面112面对基材140，使芯片110与无源组件150藉由凸块122电性连接至基材140，且无源组件150与凸块122位于芯片110与基材140之间。其中，图1显示两个凸块122与两个无源组件电极124用于示意，实际上凸块122与无源组件电极124的数量、排列方式以及芯片封装结构100中的各构件的尺寸比例(如厚度或宽度)应可依据需求调整，本专利技术不以图1所显示的结构为限制。以下将进一步搭配图2至图3详细说明本实施例的芯片封装结构100的具体结构与其制作方法。图2至图3是图1的芯片封装结构的制作示意图。为使图式更为清楚易懂，图2至图3的芯片封装结构省略显示图1的基材140。请参考图1至图3，在本实施例中，芯片封装结构100的制作方法包括下列步骤：首先，在本实施例中，形成线路层120于芯片110的表面112上(如图2所示)，其中线路层120包括多个凸块122与多个无源组件电极124，凸块122与无源组件电极124具有相同材质，且具有相同厚度t，而无源组件电极124电性连接至部分凸块122。更进一步地说，所述芯片110的表面112具有主动区R1与位于主动区R1外围的周边区R2(显示于图2)。凸块122配置于周边区R2，无源组件电极124连接至部分凸块122，并从周边区R2延伸至主动区R1内。藉此，无源组件电极124与部分凸块122彼此电性连接。由此可知，在本实施例中，凸块122与无源组件电极124是同一线路层120的不同局部，故线路层120的凸块122与无源组件电极124的形成于同一步骤中完成，而因此具有相同材质与相同厚度t。其中，所述线路层120的材质包括金、银、铜或含有前述材质的合金，而线路层120的厚度t介于10微米至15微米之间，但本专利技术不以此为限制，其可依据需求调整。另外，在本实施例中，芯片封装结本文档来自技高网...

【技术保护点】
一种芯片封装结构，其特征在于，包括：芯片；线路层，配置于所述芯片的表面上，其中所述线路层包括多个凸块与多个无源组件电极，该些凸块与该些无源组件电极具有相同材质，且具有相同厚度，而该些无源组件电极电性连接至部分该些凸块；无源组件材料，配置于该些无源组件电极之间，使该些无源组件电极与所述无源组件材料构成无源组件，而所述无源组件位于所述芯片的所述表面上；以及基材，所述芯片配置于所述基材上，并以所述表面面对所述基材，使所述芯片与所述无源组件藉由该些凸块电性连接至所述基材，且所述无源组件与该些凸块位于所述芯片与所述基材之间。

【技术特征摘要】
2015.11.19 TW 1041381921.一种芯片封装结构，其特征在于，包括：芯片；线路层，配置于所述芯片的表面上，其中所述线路层包括多个凸块与多个无源组件电极，该些凸块与该些无源组件电极具有相同材质，且具有相同厚度，而该些无源组件电极电性连接至部分该些凸块；无源组件材料，配置于该些无源组件电极之间，使该些无源组件电极与所述无源组件材料构成无源组件，而所述无源组件位于所述芯片的所述表面上；以及基材，所述芯片配置于所述基材上，并以所述表面面对所述基材，使所述芯片与所述无源组件藉由该些凸块电性连接至所述基材，且所述无源组件与该些凸块位于所述芯片与所述基材之间。2.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片的所述表面具有主动区与位于所述主动区外围的周边区，该些凸块配置于所述周边区，该些无源组件电极连接至部分该些凸块，并从所述周边区延伸至所述主动区内，使由该些无源组件电极与所述无源组件材料构成的所述无源组件位于所述主动区内。3.根据权利要求1所述的芯片封装结构，其特征在于，还包括底金属层，配置于所述芯片的所述表面与所述线路层间，且所述底金属层的轮廓对应于该些凸块与该些无源组件电极的轮廓。4.根据权利要求1所述的芯片封装结构，其特征在于，该些无源组件电极包括彼此对向设置的两条状电极，而所述无源组件材料配置于该些条状电极之间。5.根据权利要求4所述的芯片封装结构，其特征在于，该些无源组件电极包括彼此交错排列的两梳状电极，而所述无源组件材料配置于该些梳状电极之间。6.根据权利要求4所述的芯片封装结构，其特...

【专利技术属性】
技术研发人员：卢东宝，徐子涵，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾,71