封装结构及其制作方法技术

本发明专利技术公开一种封装结构及其制作方法，该封装结构包括第一基板、图案化防焊层、多个第一导热凸块、芯片及第二基板。第一基板包括第一图案化金属层、第二图案化金属层、相对的第一表面及第二表面。第一及第二图案化金属层分别设置于第一及第二表面上。图案化防焊层设置于第一及第二图案化金属层上并暴露部分第一及第二图案化金属层。第一导热凸块设置于暴露的第一图案化金属层上并与其热耦接。芯片设置于第一表面上。芯片电连接第一图案化金属层并热耦接第一导热凸块。各第一导热凸块的相对两端分别连接第一及第二基板，且第一导热凸块热耦接第二基板。

【技术实现步骤摘要】

本专利技术设计一种封装结构及其制作方法，且特别是涉及一种整体厚度较薄的封装结构及其制作方法。
技术介绍
在近年来，为了改进电子元件的电性特性，通常将电子元件安装在一电路板内，例如系统级封装(System-in-Package,SiP)。系统级封装即为系统整合化封装，也就是将电子元件整合于单一封装体内，其内包含无源元件、存储器及电子连接器等内埋式元件，也可包含不同的制作工艺方式及材料。当电子元件被安装在电路板内部之后，导电层通过积层法(build-up method)在其上进行叠层，以完成一多层电路板的组装。然而，系统级封装虽可有效缩减封装面积与进行系统的初步整合，但其结构较为复杂，且散热设计、电性可靠度的维持等都较单一芯片封装更具挑战性。由于内埋式元件是内埋于多层的电路板中，使得内埋式元件所产生的热量必须通过金属的导电层与绝缘层才能散出电路板之外。因此，现有的内埋式元件的封装结构通常会于外层线路上设置导热凸块，然而，导热凸块的设置会增加封装结构的整体厚度，而这将不利于芯片封装体朝向小型化的方向发展。
技术实现思路
本专利技术的目的在于提供一种封装结构，其整体的厚度较薄。为达上述目的，本专利技术提供一种封装结构的制作方法，用以制作上述的封装结构。本专利技术的封装结构的制作方法包括下列步骤。提供一第一基板。第一基板具有一第一表面、相对于第一表面的一第二表面、一第一金属层以及一第二金属层。第一金属层以及第二金属层分别设置于第一表面以及第二表面上。分别对第一金属层以及第二金属层进行图案化制作工艺，以分别形成一
第一图案化金属层以及一第二图案化金属层。形成一图案化防焊层于第一图案化金属层以及第二图案化金属层上。图案化防焊层暴露至少部分第一图案化金属层以及第二图案化金属层。形成多个第一导热凸块于暴露的第一图案化金属层上，且各第一导热凸块热耦接第一图案化金属层。设置一第一半导体元件于第一表面上，且第一半导体元件电连接第一图案化金属层并与第一导热凸块热耦接。通过第一导热凸块将一第二基板连接至第一基板上。各第一导热凸块的相对两端分别连接第一基板以及第二基板，以使第一半导体元件位于第一基板及第二基板之间，且第一导热凸块与第二基板热耦接。本专利技术的封装结构包括一第一基板、一图案化防焊层、多个第一导热凸块、一第一半导体元件以及一第二基板。第一基板包括一第一表面、相对于第一表面的一第二表面、一第一图案化金属层以及一第二图案化金属层。第一图案化金属层以及第二图案化金属层分别设置于第一表面以及第二表面上。图案化防焊层设置于第一图案化金属层以及第二图案化金属层上，并暴露至少部分第一图案化金属层以及第二图案化金属层。第一导热凸块设置于暴露的第一图案化金属层上并热耦接第一图案化金属层。第一半导体元件设置于第一表面上。第一半导体元件电连接第一图案化金属层并与第一导热凸块热耦接。各第一导热凸块的相对两端分别连接第一基板以及第二基板，以使第一半导体元件位于第一基板及第二基板之间，且第一导热凸块与第二基板热耦接。在本专利技术的一实施例中，上述的封装结构的制作方法还包括：形成多个第二导热凸块于暴露的第二图案化金属层上，且各第二导热凸块热耦接第二图案化金属层。接着，设置一第二半导体元件于第二表面上，且第二半导体元件电连接第二图案化金属层并与第二导热凸块热耦接。之后，通过第二导热凸块将一第三基板连接至第一基板上。各第二导热凸块的相对两端分别连接第一基板及第三基板且第二导热凸块与第三基板热耦接。在本专利技术的一实施例中，上述的提供第一基板的步骤包括：形成一核心层。核心层具有一第三金属层以及一第四金属层。第三金属层及第四金属层分别覆盖核心层的相对两表面。接着，分别对第三金属层以及第四金属层进行图案化制作工艺，以分别形成一第三图案化金属层以及一第四图案化金属层。接着，形成贯穿核心层的一容置槽。接着，将核心层设置于一胶带上，容置槽暴露部分胶带。接着，设置至少一第三半导体元件于容置槽所暴露的
部分胶带上，以使第三半导体元件位于容置槽内。之后，往靠近第三图案化金属层的方向压合一第一叠构层于核心层上。第一叠构层包括一第一介电层以及第一金属层。第一介电层覆盖至少部分第三半导体元件。接着，移除胶带，再往靠近第四图案化金属层的方向压合一第二叠构层于核心层上。第二叠构层包括一第二介电层以及第二金属层。第二介电层与第一介电层共同包覆第三半导体元件。之后，形成多个第二导通孔。第二导通孔电连接第三半导体元件至第一图案化金属层或第二图案化金属层。在本专利技术的一实施例中，上述的提供第一基板的步骤还包括：形成贯穿核心层的一第一贯孔。接着，形成一第一导电层。第一导电层覆盖第一贯孔的内壁并连接第三金属层及第四金属层。在本专利技术的一实施例中，上述的第一介电层以及第二介电层填充于第一贯孔内。在本专利技术的一实施例中，上述的封装结构的制作方法还包括：形成多个第一导通孔，以分别电连接第一导电层至第一图案化金属层及第二图案化金属层。在本专利技术的一实施例中，上述的提供第一基板的步骤还包括：形成贯穿核心层的一第二贯孔。接着，形成一第二导电层。第二导电层完全填充第二贯孔并连接第三金属层以及第四金属层。在本专利技术的一实施例中，上述的封装结构的制作方法还包括：形成多个第二导通孔，以分别电连接第二导电层至第一图案化金属层及第二图案化金属层。在本专利技术的一实施例中，上述的提供第一基板的步骤还包括：形成贯穿核心层的一第三贯孔。接着，形成一第三导电层。第三导电层覆盖第一贯孔的内壁并连接第三金属层以及第四金属层。填充一塞孔油墨于第三贯孔内。在本专利技术的一实施例中，上述的封装结构的制作方法还包括：形成多个第三导通孔，以分别电连接第三导电层至第一图案化金属层及第二图案化金属层。在本专利技术的一实施例中，上述的封装结构的制作方法还包括：形成贯穿第一基板的一第四贯孔。形成一第四导电层。第四导电层覆盖第四贯孔的内壁并连接第一金属层以及第二金属层。填充一塞孔油墨于第四贯孔内。在本专利技术的一实施例中，上述的封装结构的制作方法还包括：形成一表
面处理层于第一图案化金属层以及第二图案化金属层上。表面处理层覆盖图案化防焊层所暴露的部分第一图案化金属层以及第二图案化金属层。在本专利技术的一实施例中，上述的表面处理层包括有机保焊剂(Organic Solderability Preservatives，OSP)层、化镍浸金(Electroless Nickel and Immersion Gold，ENIG)层、浸镀银(Immersion Silver，I-Ag)层、浸镀锡(Immersion Tin，I-Sn)层、浸镀铋(Immersion Bismuth，I-Bi)层、喷锡(Hot Air Solder Leveling，HASL)层、电镀镍与金(Nickel and Gold Electroplating)层、无电钯镍(Electroless Pd/Ni)层、无电钯铜(Electroless Pd/Cu)层或电镀锡铋合金(SnBi)层。基于上述，本专利技术利用多个导热凸块将第一基板连接至第二基板，除了可帮助内埋于第一基板内的半导体元件进行散热外，还可将原本会堆叠于第一基板上的另一半导体元件设置于导热凸块在第一基板以及第二基板之间所间隔出的空间内本文档来自技高网...

【技术保护点】
一种封装结构的制作方法，包括：提供第一基板，该第一基板具有第一表面、相对于该第一表面的第二表面、第一金属层以及第二金属层，其中该第一金属层以及该第二金属层分别设置于该第一表面以及该第二表面上；分别对该第一金属层以及该第二金属层进行图案化制作工艺，以分别形成第一图案化金属层以及第二图案化金属层；形成图案化防焊层于该第一图案化金属层以及该第二图案化金属层上，该图案化防焊层暴露至少部分该第一图案化金属层以及该第二图案化金属层；形成多个第一导热凸块于暴露的该第一图案化金属层上，且各该第一导热凸块热耦接该第一图案化金属层；设置第一半导体元件于该第一表面上，且该第一半导体元件电连接该第一图案化金属层并与该些第一导热凸块热耦接；以及通过该些第一导热凸块将第二基板连接至该第一基板上，其中，各该第一导热凸块的相对两端分别连接该第一基板以及该第二基板，以使该第一半导体元件位于该第一基板及该第二基板之间，且该些第一导热凸块与该第二基板热耦接。

【技术特征摘要】
2014.12.08 TW 1031425861.一种封装结构的制作方法，包括：提供第一基板，该第一基板具有第一表面、相对于该第一表面的第二表面、第一金属层以及第二金属层，其中该第一金属层以及该第二金属层分别设置于该第一表面以及该第二表面上；分别对该第一金属层以及该第二金属层进行图案化制作工艺，以分别形成第一图案化金属层以及第二图案化金属层；形成图案化防焊层于该第一图案化金属层以及该第二图案化金属层上，该图案化防焊层暴露至少部分该第一图案化金属层以及该第二图案化金属层；形成多个第一导热凸块于暴露的该第一图案化金属层上，且各该第一导热凸块热耦接该第一图案化金属层；设置第一半导体元件于该第一表面上，且该第一半导体元件电连接该第一图案化金属层并与该些第一导热凸块热耦接；以及通过该些第一导热凸块将第二基板连接至该第一基板上，其中，各该第一导热凸块的相对两端分别连接该第一基板以及该第二基板，以使该第一半导体元件位于该第一基板及该第二基板之间，且该些第一导热凸块与该第二基板热耦接。2.如权利要求1所述的封装结构的制作方法，还包括：形成多个第二导热凸块于暴露的该第二图案化金属层上，且各该第二导热凸块热耦接该第二图案化金属层；设置第二半导体元件于该第二表面上，且该第二半导体元件电连接该第二图案化金属层并与该些第二导热凸块热耦接；以及通过该些第二导热凸块将第三基板连接至该第一基板上，其中，各该第二导热凸块的相对两端分别连接该第一基板以及该第三基板且该些第二导热凸块与该第三基板热耦接。3.如权利要求1所述的封装结构的制作方法，其中提供该第一基板的步骤包括：形成核心层，该核心层具有第三金属层以及第四金属层，该第三金属层及该第四金属层分别覆盖该核心层的相对两表面；分别对该第三金属层以及该第四金属层进行图案化制作工艺，以分别形成第三图案化金属层以及第四图案化金属层；形成贯穿该核心层的容置槽；将该核心层设置于胶带上，该容置槽暴露部分该胶带；设置至少一第三半导体元件于该容置槽所暴露的部分该胶带上，以使该第三半导体元件位于该容置槽内；往靠近该第三图案化金属层的方向压合第一叠构层于该核心层上，该第一叠构层包括第一介电层以及该第一金属层，该第一介电层覆盖至少部分该第三半导体元件；移除该胶带；往靠近该第四图案化金属层的方向压合第二叠构层于该核心层上，该第二叠构层包括第二介电层以及该第二金属层，该第二介电层与该第一介电层共同包覆该第三半导体元件；以及形成多个元件导通孔，该些元件导通孔电连接该第三半导体元件至该第一金属层或该第二金属层。4.如权利要求3所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：形成贯穿该核心层的第一贯孔；以及形成第一导电层，该第一导电层覆盖该第一贯孔的内壁并连接该第三金属层以及该第四金属层。5.如权利要求4所述的封装结构的制作方法，其中该第一介电层以及该第二介电层填充于该第一贯孔内。6.如权利要求4所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：形成多个第一导通孔，以分别电连接该第一导电层至该第一金属层及该第二金属层。7.如权利要求3所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：形成贯穿该核心层的第二贯孔；以及形成第二导电层，该第二导电层完全填充该第二贯孔并连接该第三金属层以及该第四金属层。8.如权利要求7所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：形成多个第二导通孔，以分别电连接该第二导电层至该第一金属层及该第二金属层。9.如权利要求3所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：形成贯穿该核心层的第三贯孔；形成第三导电层，该第三导电层覆盖该第三贯孔的内壁并连接该第三金属层以及该第四金属层；以及填充塞孔油墨(plugging ink)于该第三贯孔内。10.如权利要求9所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：形成多个第三导通孔，以分别电连接该第三导电层至该第一金属层及该第二金属层。11.如权利要求3所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：形成贯穿该第一叠构层以及该第二叠构层的第四贯孔；形成第四导电层，该第四导电层覆盖该第四贯孔的内壁并连接该第一金属层以及该第二金属层；以及填充塞孔油墨于该第四贯孔内。12.如权利要求1所述的封装结构的制作方法，还包括：形成表面处理层于该第一图案化金属层以及该第二图案化金属层上，该表面处理层覆盖该图案化防焊层所暴露的部分该第一图案化金属层以及该第二图案化金属层。13.如权利要求1所述的封装结构的制作方法，其中该表面处理层包括有机保...

【专利技术属性】
技术研发人员：陈建铭，
申请(专利权)人：旭德科技股份有限公司，
类型：发明
国别省市：中国台湾;71