【技术实现步骤摘要】
本专利技术属于硅基微电子
，尤其涉及一种基于键合技术的三维集成功率半导体及其制作工艺。
技术介绍
功率半导体器件是能够为负载提供大功率的器件，功率集成电路是将高压功率器件和低压的控制和保护等电路集成在同一芯片上。功率半导体器件和功率集成电路作为半导体
的一个重要分支，是功率电子设备的关键元件之一，是电子信息处理系统与执行单元的基本联系纽带。随着功率系统对体积小、重量轻、成本低、稳定性好等方面的要求越来越高，将高压大功率器件与驱动、控制和保护电路集成到同一芯片上的趋势也越专利技术显。在单片集成的功率半导体技术中，器件之间的隔离技术是基础，高低压兼容工艺是关键，可集成的高压大功率器件是核心。目前，功率半导体集成的主要技术是B⑶(Bioplar，CMOS, DM0S)工艺，B⑶工艺主要可分为硅基厚外延高压B⑶工艺和SO1-BCD (Silicon On Insulator-BCD)工艺。对于硅基厚外延高压BCD工艺，器件之间主要是通过反偏PN结进行隔离，在经过必须的长时间高温过程后，隔离扩散会很大，并且反偏PN结存在漏电流，会影响整个电路的功耗。对于SO1...
【技术保护点】
一种基于键合技术的三维集成功率半导体，它包括衬底（1）、隔离层（2）、埋层（3）、工作层（4）和隔离槽（5），隔离层（2）位于衬底（1）上，埋层（3）位于隔离层（2）上，工作层（4）位于埋层（3）上，隔离槽（5）位于工作层（4）左右侧，其特征在于：在隔离层（2）上开有网状窗口（6），网状窗口（6）由SiO??2和多晶硅间隔组成，网状窗口（6）位于隔离层（2）与VDMOS对应的区域。
【技术特征摘要】
1.一种基于键合技术的三维集成功率半导体，它包括衬底(I)、隔离层(2)、埋层(3)、工作层(4)和隔离槽(5)，隔离层(2)位于衬底(I)上，埋层(3)位于隔离层(2)上，工作层(4)位于埋层(3)上，隔离槽(5)位于工作层(4)左右侧，其特征在于在隔离层(2)上开有网状窗口(6),网状窗口(6)由SiOrp2和多晶娃间隔组成，网状窗口(6)位于隔离层(2)与VDMOS对应的区域。2.根据权利要求1所述的一种基于键合技术的三维集成功率半导体，其特征在于隔离槽(5)包括SiOrp2和多晶硅，SiOrp2附着在多晶硅两侧。3.权利要求1所述的基于键合技术的三维集成功率半导体的制作工艺，它包括下述步骤 步骤1、硅片选取，选取一块杂质浓度在19次方数量级以上的重掺杂硅片和一块轻掺杂娃片； 步骤2、轻掺杂硅片抛光氧化及注入，在轻掺杂硅片的抛光面进行长薄氧化后，进行大面积N+ (或P+)注入； 步骤3、退火氧化，将轻掺杂硅片注入层经过退火氧化形成一定厚度的Si0 2或Si0 2+多晶娃; 步骤4、光刻挖槽回填，光刻掉槽区的Si0 2后进行挖槽回填，回填介质为Si0 2或SiOrp2+多晶娃,并使娃片表面平坦； 步骤5、网状窗口加工，在硅片上与...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。