半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，具有场效应型晶体管、第5半导体层、第1二极管和第2二极管，该场效应型晶体管具有：半导体基板、设在所述半导体基板内的多个第2半导体层、以及设在所述第1半导体层的另一方的表面的第6半导体层，该第5半导体层设在所述半导体基板的一方的表面侧，该第1二极管与所述第5半导体层连接，该第2二极管以与所述第1二极管逆串联的方式连接。

【技术实现步骤摘要】
半导体装置相关申请的交叉引用本申请基于2011年9月29日提交的在先日本专利申请2011 — 215726并享受其优先权，后者的全部内容以引用的方式并入于此。
实施方式涉及半导体装置。
技术介绍
纵型功率MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor)例如用于电源管理电路或锂离子电池的安全电路，因此要求低导通电阻化、高耐压化、低电压驱动化以及开关损失的减轻化等。纵型功率MOSFET除了在高电压施加状态下进行开关的功能以外，还具有如下功能在被施加了过电压的情况下，引起雪崩击穿而流过电流，同时对电压进行钳位 (clamp)ο通过该功能,能够防止周围的元件的绝缘损坏。将雪崩状态下流过的电流的大小或能量的大小称为雪崩耐量，为了增大雪崩耐量，预先较低地设计耐压是有效的。但是，如果较低地设计耐压，则产生导通电阻变高的问题。
技术实现思路
本专利技术的实施方式提供一种兼顾雪崩耐量的增大和导通电阻的降低的半导体装置。总体而言，根据一个实施方式，一种半导体装置，具有场效应型晶体管、第I 二极管和第2 二极管，所述场效应型晶体管具有半导体基板，包括第I导电型的第I半导体层； 多个第2导电型的第2半导体层，从所述半导体基板的一方的表面侧向深度方向延伸，而且相互隔开间隔地设在所述半导体基板内；多个第2导电型的第3半导体层，设为在所述半导体基板的一方的表面侧与一部分所述第2半导体层相接；第I导电型的第4半导体层，选择性地形成在所述第3半导体层的表面；控制电极，隔着绝缘膜设在所述第I半导体层、所述第3半导体层以及所述第4半导体层的表面侧；第I主电极，与所述第3半导体层及所述第 4半导体层连接；第I导电型的第6半导体层，设在所述第I半导体层的另一方的表面；以及第2主电极，与所述第6半导体层电连接；所述第I 二极管包括第2导电型的第5半导体层、所述第I半导体层、所述第2半导体层和所述第6半导体层而构成，该第2导电型的第 5半导体层设为在所述半导体基板的一方的表面侧与一部分所述第2半导体层相接，该第I 二极管与钳位电极连接，该钳位电极与所述第5半导体层连接；所述第2 二极管包括与所述控制电极连接的第7半导体层而构成，以与所述第I 二极管逆串联的 方式与所述钳位电极连接。根据本专利技术的实施方式，提供一种能够兼顾雪崩耐量的增大和导通电阻的降低的半导体装置。附图说明图1是表示第I实施方式的半导体装置I的要部截面图。图2是表示第I实施方式的半导体装置I的等价电路图。图3是表示在第I实施方式中使用肖特基势垒二极管的情况的半导体装置I的要图4是表示第2实施方式的半导体装置I的要部截面图。图5是表示第3实施方式的半导体装置I的要部俯视图。图6是表示图5的X - A - X’线的截面的要部截面图。图7是表示第3实施方式的变形例的半导体装置I的要部截面图。图8A是表示第4实施方式的半导体装置I的要部截面图。图8B是表示图8A所示的部分的纵向(深度方向)的杂质浓度特性的图表。图9A是表示第5实施方式的半导体装置I的要部截面图。图9B是表示图9A所示的部分的横向的杂质浓度特性的图表。图1OA是表示第5实施方式的变形例的半导体装置I的要部截面图。图1OB是表示图1OA所示的部分的横向的杂质浓度特性的图表。图11是表示第6实施方式的半导体装置I的要部截面图。图12是表示第6实施方式的变形例的半导体装置I的要部截面图。具体实施方式以下，参照附图说明本专利技术的实施方式。其中，在本实施方式中，将第I导电型作为η型且将第2导电型作为P型进行说明，但将第I导电型作为P型且将第2导电型作为 η型也能够实施本专利技术。(第1实施方式)图1示出表示第I实施方式的半导体装置I的要部截面图，图2示出该半导体装置I的等价电路图。第1实施方式的半导体装置I由M0S2 (场效应型晶体管)、第1 二极管3及第2 二极管4构成。另外，该半导体装置I是在半导体基板上适当地使用离子注入法和外延法的双方来制作的。在本实施方式中，该半导体基板以作为第I半导体层的η—型漂移层20示出。另外，成为第2半导体层的多个P型柱层21从ιΓ型漂移层20的一方的表面侧向深度方向延伸，而且相互具有间隔地设置。结果，P型柱层21和η_型漂移层20周期性地邻接 (ρη结)设置而成,构成所谓的“超结(super junction)构造”。超结构造通过使p型柱层 21与rT型漂移层20的电荷(charge)量(杂质量)相同,来虚拟地制造出无杂质(non-dope) 层，保持高耐压并且通过n_型漂移层20流过电流，从而能够实现超越材料极限的导通电阻的降低。在rT型漂移层20的一方的表面侧，以与一部分P型柱层21相接的方式，设有作为第3半导体层的P型基极层22。进而，在P型基极层22的表面侧，选择性地设有作为第 4半导体层的η型源极层23。在n_型漂移层20的一方的表面侧，以与未设有P型基极层22的一部分p型柱层 21相接的方式，设有作为第5半导体层的P型钳位层30。另外，栅极绝缘膜24设在从一方的η型源极层23经由η_型漂移层20到达邻接的另一方的η型源极层23的区域上。栅极绝缘膜24例如使用硅氧化膜等。隔着该栅极绝缘膜24，设有作为控制电极的栅极电极25。栅极电极25例如使用多晶硅等。另外，在P型基极层22和η型源极层23之上，设有作为第I主电极的源极电极50。在此，在rT型漂移层20的另一方的表面侧，设有成为第6半导体层的η+型漏极层 26。进而，在该η+型漏极层26的表面侧，设有成为第2主电极的漏极电极51，η+型漏极层 26与漏极电极51电连接。通过该漏极电极51与源极电极50之间的η_型漂移层20和p型柱层21、p型基极层22、n型源极层23、栅极绝缘膜24、栅极电极25以及n+型漏极层26构成M0S2。另外， 通过P型钳位层30、设在该P型钳位层30之下的n_型漂移层20、p型柱层21、n+型漏极层 26构成第I 二极管3。进而，利用形成栅极电极25的例如多晶硅等，第2 二极管4设在p型钳位层30的上部。在图1中，第2 二极管4作为一例，以与栅极电极25电连接的栅极电极25a作为阴极，通过形成作为第7半导体层的低浓度半导体层40和作为第8半导体层的P型半导体层 41，构成为pin 二极管。另外，与第2 二极管4的P型半导体层41连接的钳位电极52与第I 二极管3电连接。此时，该第I 二极管3和第2 二极管4逆串联地连接在M0S2的栅极电极25与漏极电极51之间。另外，通过调整第I 二极管3的杂质浓度和厚度等，将第I 二极管3的耐压设为比M0S2的耐压低。在如上构成的半导体装置I中，若对栅极电极25施加阈值电压以上的规定电压， 则在M0S2的正下方的P型基极层22的表层部形成沟道，η型源极层23和η_型漂移层20 通电。结果，经由η型源极层23、η_型漂移层20以及η+型漏极层26，在源极电极50与漏极电极51之间流过电流，该半导体装置I成为导通状态。图2示出表示第I实施方式的半导体装置I的等价电路图。首先，在向栅极电极 25a的引出端子即输入端子60输入了截止状态的信号(OV)的状态下，在源极电极50与漏极电极51之间施加高电压。此时,在设为耐压本文档来自技高网...

【技术保护点】
一种半导体装置，具有场效应型晶体管、第1二极管和第2二极管，所述场效应型晶体管具有：半导体基板，包括第1导电型的第1半导体层；多个第2导电型的第2半导体层，从所述半导体基板的一方的表面侧向深度方向延伸，而且相互隔开间隔地设在所述半导体基板内；多个第2导电型的第3半导体层，设为在所述半导体基板的一方的表面侧与一部分所述第2半导体层相接；第1导电型的第4半导体层，选择性地形成在所述第3半导体层的表面；控制电极，隔着绝缘膜设在所述第1半导体层、所述第3半导体层以及所述第4半导体层的表面侧；第1主电极，与所述第3半导体层及所述第4半导体层连接；第1导电型的第6半导体层，设在所述第1半导体层的另一方的表面；以及第2主电极，与所述第6半导体层电连接；所述第1二极管包括第2导电型的第5半导体层、所述第1半导体层、所述第2半导体层和所述第6半导体层而构成，该第2导电型的第5半导体层设为在所述半导体基板的一方的表面侧与一部分所述第2半导体层相接，该第1二极管与钳位电极连接，该钳位电极与所述第5半导体层连接；所述第2二极管包括与所述控制电极连接的第7半导体层而构成，以与所述第1二极管逆串联的方式与所述钳位电极连接。...

【技术特征摘要】
2011.09.29 JP 215726/20111.一种半导体装置，具有场效应型晶体管、第I 二极管和第2 二极管， 所述场效应型晶体管具有 半导体基板，包括第I导电型的第I半导体层； 多个第2导电型的第2半导体层，从所述半导体基板的一方的表面侧向深度方向延伸，而且相互隔开间隔地设在所述半导体基板内； 多个第2导电型的第3半导体层，设为在所述半导体基板的一方的表面侧与一部分所述第2半导体层相接； 第1导电型的第4半导体层，选择性地形成在所述第3半导体层的表面； 控制电极，隔着绝缘膜设在所述第I半导体层、所述第3半导体层以及所述第4半导体层的表面侧； 第I主电极，与所述第3半导体层及所述第4半导体层连接； 第I导电型的第6半导体层，设在所述第I半导体层的另一方的表面；以及 第2主电极，与所述第6半导体层电连接； 所述第1 二极管包括第2导电型的第5半导体层、所述第I半导体层、所述第2半导体层和所述第6半导体层而构成，该第2导电型的第5半导体层设为在所述半导体基板的一方的表面侧与一部分所述第2半导体层相接，该第I 二极管与钳位电极连接，该钳位电极与所述第5半导体层连接； 所述第2 二极管包括与所述控制电极连接的第7半导体层而构成，以与所述第I 二极管逆串联的方式与所述钳位电极连接。2.如权利要求1所述的半导体装置， 所述第I二极管的耐压比所述场效应型晶体管的耐压低。3.如权利要求1所述的半导体装置， 在所述第I主电极的一部分，设置向所述控制电极外部的引出电极，在所述引出电极下设有所述第I二极管和所述第2 二极管。4.如权利要求1所述的半导体装置， 所述第5半导体层彼此的间隔比所述第3半导体层彼此的间隔大。5.如权利要求1所述的半导体装置， 所述第2半导体层彼此的间隔在所述第I二极管侧比在所述场效应型晶体管侧大。6.如权利要求1所述的半导体装置， 所述第2半导体层的杂质浓度随着从所述第2主电极侧向所述第I主电极侧靠近而变闻。7.如权利要求1所述的半导体装置， 从所述第2主电极侧向所述第I主电极侧靠近时的所述第2半导体层的杂质浓度的变化，在所述第I二极管侧比在所述场效应型晶体管侧大。8.如权利要求1所述的半导体装置， 在所述第I 二极管侧，所述第2半导体层的杂质浓度比所述第I半导体层高，在...

【专利技术属性】
技术研发人员：斋藤涉，小野升太郎，仲敏行，谷内俊治，山下浩明，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：