半导体装置制造方法及图纸

本发明专利技术提供半导体装置。实现确保期望的击穿电压且流过大的放电电流的ESD保护特性良好的ESD保护元件。由适合的杂质浓度的N+型嵌入层（2）和P+型嵌入层（3）形成的PN结二极管、将与P+型扩散层（6）连接的P+型嵌入层（3b）为发射极且将N-型外延层（4）为基极且将P+型嵌入层（3）为集电极的寄生PNP双极型晶体管构筑ESD保护元件。P+型嵌入层（3）与阳极电极连接，P+型扩散层和围绕它的N+型扩散层（7）与阴极电极连接。如果阴极电极被施加正的大静电，则PN结二极管击穿，通过其放电电流（I1）导致N-型外延层的电位低于P+型嵌入层（3），寄生PNP双极型晶体管导通，流过大的放电电流（I2）。

【技术实现步骤摘要】

本专利技术涉及半导体装置，特别涉及由ESD保护特性优越的ESD保护元件构成的半导体装置。
技术介绍
以往开始，提出了加入半导体装置的保护电路作为ESD对策的各种半导体装置。例如，典型地，如图5所示，在输入输出端子50与电源线51之间连接PN结二极管52，在输入输出端子50与接地线53之间连接PN结二极管54，在电源线51与接地线53之间连接PN结二极管55,从而进行了内部电路56的保护。另外,ESD是Electro-Static Discharge的简称，意味着静电放电。但是，由于高速化的要求等，随着构成元件的细微化的进展，半导体装置的静电破坏耐受性变弱，采用更适合的ESD保护元件变得必不可少。在内置有作为高耐压元件的MOS型晶体管和作为低耐压元件的NPN双极型晶体管的BiCMOS型集成电路中，将低耐压NPN晶体管作为ESD保护元件的内容和其问题点以及解决方法在以下的专利文献I中公开。此外，在电源线和接地线之间代替PN结晶体管而连接NPN双极型晶体管，并将该NPN双极型晶体管作为ESD保护元件来使用的内容在专利文献2中公开，其中，采用电阻连接了 NPN双极型晶体管的基极-发射极之间本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：第2导电型的外延层，在第1导电型的半导体衬底上堆积；第2导电型的第1嵌入层，在与所述半导体衬底和所述外延层之间形成；第1导电型的第2嵌入层，与所述第1嵌入层的周边区域连接且从所述半导体衬底内向所述外延层内延伸；第1导电型的第3嵌入层，与所述第1嵌入层的中心区域连接，并且跨越所述第1嵌入层从所述半导体衬底内向所述外延层内延伸；第1导电型的第1引出层以及第2引出层，从所述外延层的表面向所述外延层内延伸并且分别与所述第2嵌入层以及所述第3嵌入层成为一体；第1导电型的第1扩散层，从由所述第2嵌入层、所述第1引出层和所述第1嵌入层包围的所述外延层的表面向其内部延伸，并且...

【技术特征摘要】
2011.09.27 JP 2011-2101991.一种半导体装置，其特征在于，包括: 第2导电型的外延层，在第I导电型的半导体衬底上堆积； 第2导电型的第I嵌入层，在与所述半导体衬底和所述外延层之间形成； 第I导电型的第2嵌入层，与所述第I嵌入层的周边区域连接且从所述半导体衬底内向所述外延层内延伸； 第I导电型的第3嵌入层，与所述第I嵌入层的中心区域连接，并且跨越所述第I嵌入层从所述半导体衬底内向所述外延层内延伸； 第I导电型的第I引出层以及第2引出层，从所述外延层的表面向所述外延层内延伸并且分别与所述第2嵌入层以及所述第3嵌入层成为一体； 第I导电型的第I扩散层，从由所述第2嵌入层、所述第I引出层和所述第I嵌入层包围的所述外延层的表面向其内部延伸，并且与所述第2引出层连接； 第2导电型的第2扩散层，与所述第I扩散层连接并且围绕该第I扩散层而形成；以及与所述第I扩散层以及所述第2扩散层连接的阴极电极和与所述第I...

【专利技术属性】
技术研发人员：大竹诚治，武田安弘，宫本优太，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：