【技术实现步骤摘要】
本专利技术涉及半导体制造领域，具体是涉及一种锗娃多晶娃栅BiCMOS (BipolarComplementary Metal-Oxide-Semiconductor Transistor)器件，本专利技术还涉及所述错娃多晶硅栅BiCMOS器件的制造方法。
技术介绍
错娃HBT (Heterojunction Bipolar Transistor)是超高频器件的良好选择，首先其利用锗硅与硅的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用锗硅外基区的高掺杂，降低基区电阻，提高特征频率；另外锗硅工艺基本与硅工艺相兼容，因此锗硅HBT已经成为超高频器件的主流之一。锗硅多晶硅栅的BiCMOS中包含有锗硅HBT和CMOS器件，一般在制作该类型器件时，锗硅HBT的发射极和CMOS的栅极是通过两次步骤制作完成的，制作工艺较复杂，同时使用了两层掩膜版，不利于制造成本的降低
技术实现思路
本专利技术所要解决的技术问题是提供一种锗硅多晶硅栅BiCMOS器件，其锗硅HBT的基区与CMOS的栅极同步制作。本专利技术所要解决的另一技术问题是提供所述锗硅多晶硅栅BiCM...
【技术保护点】
一种锗硅多晶硅栅BiCMOS器件，包含有HBT及CMOS，其特征在于：所述HBT，在硅衬底中具有位于两浅槽隔离结构之间的集电区，集电区下具有N型赝埋层，在集电区之上的硅衬底表面覆盖有锗硅，所述锗硅覆盖整个集电区，并两端延伸进入浅槽隔离结构之上，锗硅与浅槽隔离结构之间间隔有氧化层及多晶硅，使集电区与浅槽隔离结构相接区域上方的锗硅上表面具有台阶，台阶处覆盖有氧化膜和氮化膜，台阶上及台阶之间的锗硅表面具有多晶硅，所述多晶硅及锗硅的两端均具有氧化物侧墙；所述CMOS，包含PMOS及NMOS，所述PMOS器件靠近HBT，具有N型阱位于两浅槽隔离结构之间，N型阱底部具有N型赝埋层，在N...
【技术特征摘要】
1.一种锗硅多晶硅栅BiCMOS器件，包含有HBT及CMOS，其特征在于 所述HBT，在硅衬底中具有位于两浅槽隔离结构之间的集电区，集电区下具有N型赝埋层，在集电区之上的硅衬底表面覆盖有锗硅，所述锗硅覆盖整个集电区，并两端延伸进入浅槽隔离结构之上，锗硅与浅槽隔离结构之间间隔有氧化层及多晶硅，使集电区与浅槽隔离结构相接区域上方的锗硅上表面具有台阶，台阶处覆盖有氧化膜和氮化膜，台阶上及台阶之间的错娃表面具有多晶娃，所述多晶娃及错娃的两端均具有氧化物侧墙； 所述CMOS，包含PMOS及NMOS，所述PMOS器件靠近HBT，具有N型阱位于两浅槽隔离结构之间，N型阱底部具有N型赝埋层，在N型阱中两边靠近浅槽隔离结构的硅表面处具有轻掺杂源漏区，轻掺杂源漏区中分别包含有源漏区，轻掺杂源漏区之间的硅表面上依次覆盖栅氧化层、多晶硅及锗硅，形成PMOS的栅极结构，所述栅极结构的沟道两端均具有氧化物侧墙； 所述NM0S，具有P型阱位于两浅槽隔离结构之间，P型阱底部具有P型赝埋层，在P型阱中两边靠近浅槽隔离结构的硅表面处具有轻掺杂源漏区，轻掺杂源漏区中分别包含有源漏区，轻掺杂源漏区之间的硅表面上依次覆盖栅氧化层、多晶硅及锗硅，形成NMOS的栅极结构，所述栅极结构的沟道两端均具有氧化物侧墙； 在整个硅表面具有层间介质，多个接触孔分别穿通层间介质将HBT的发射极及基极、PMOS及NMOS的栅极、源极、漏极弓I出，多个深孔接触更穿通层间介质及浅槽隔离结构将HBT的集电极，以及PMOS的N型阱和NMOS的P型阱引出。2.如权利要求1所述的一种锗硅多晶硅栅BiCMOS器件的制造方法，其特征在于包含如下工艺步骤 步骤1:在轻掺杂的P型硅衬底上淀积一层二氧化硅...
【专利技术属性】
技术研发人员：段文婷，刘冬华，钱文生，胡君，石晶，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。