具有DMOS集成的半导体器件制造技术

本申请涉及具有DMOS集成的半导体器件，该半导体器件包括具有用于将VDMOS器件连接到LDMOS器件的导电材料。所述半导体器件包括具有第一区域和第二区域的衬底，其中，第二区域被布置在第一区域上。沟槽从第二区域的顶表面延伸到第一区域。半导体衬底包括贴近第二区域的顶表面形成的VDMOS器件以及同样贴近第二区域的顶表面形成的LDMOS器件。VDMOS器件的漏极区域通过布置在沟槽中的导电材料电连接到LDMOS器件的源极区域。

【技术实现步骤摘要】
具有DMOS集成的半导体器件
技术介绍
在功率应用设备中，使用扩散金属氧化物半导体(DMOS)器件，这是因为它们通过双极-CM0S-DM0S (BCD)工艺而补足了双极器件和互补金属氧化物半导体CMOS器件。例如，垂直扩散金属氧化物半导体(VDMOS)器件和横向扩散金属氧化物半导体(LDMOS)器件是典型地应用于降压变换器中的两种DMOS器件，该降压变换器被用作降压DC(直流)-DC变换器。
技术实现思路
描述了半导体器件，该半导体器件包括具有用于将VDMOS器件连接到LDMOS器件的导电材料的沟槽。在一种或多种实施方式中，半导体器件包括具有第一区域和第二区域的半导体衬底，其中第二区域被布置在第一区域上。沟槽从第二区域的顶表面延伸到第一区域。半导体衬底包括贴近第二区域的顶表面形成的VDMOS器件和LDMOS器件。VDMOS器件包括在第一区域中形成的漏极区域和在第二区域中形成的至少一个源极区域。LDMOS器件包括在第二区域中形成的漏极区域和源极区域。VDMOS器件的漏极区域通过布置在沟槽中的导电材料电连接到LDMOS器件的源极区域。提供本
技术实现思路
来以简化的形式引入选择的概念，在下文的具体实施方式中将对选择的概念进行进一步的描述。本
技术实现思路
并不是要确定所要求保护的主题的关键特征或必要特征，也不是要用于帮助确定所要求保护的主题的范围。附图说明 参考附图来描述具体实施方式。说明书和附图中的不同示例中使用的相同附图标记可以表示类似或相同的部件。图1A是说明了根据本公开的一个示例性实施方式的半导体器件的图解局部横截面图，其中该半导体器件包括集成在半导体衬底中的VDMOS器件和LDMOS器件。图1B是说明了根据本公开的另一示例性实施方式的半导体器件的图解局部横截面图，其中VDMOS器件包括扩散区域，LDMOS器件包括RESURF区域，该VDMOS器件是使用第一半导体衬底形成的，并且该LDMOS器件是使用独立于第一半导体衬底的第二半导体衬底形成的。图2是说明了用于制造具有DMOS集成的半导体器件(例如图1A和图1B所示的器件)的示例性实施方式的工艺的流程图。图3A到图3D是说明了根据图2所示的工艺来制造具有DMOS集成的半导体器件(例如图1A和图1B所示的器件)的图解局部横截面图。具体实施方式概沭描述了制造包括沟槽的半导体器件的技术，该沟槽具有用于将VDMOS器件连接到LDMOS器件的导电材料。在一种或多种实施方式中，半导体器件包括具有第一区域和第二区域的半导体衬底，其中第二区域被布置在第一区域上。半导体衬底包括从第二区域的顶表面延伸到第一区域的沟槽。半导体衬底包括贴近第二区域的顶表面形成的VDMOS器件和LDMOS器件。VDMOS器件包括形成在第一区域中的漏极区域和形成在第二区域中的至少一个源极区域。LDMOS器件包括形成在第二区域中的漏极区域和源极区域。VDMOS器件的漏极区域通过布置在沟槽中的导电材料电连接到LDMOS器件的源极区域。在一种或多种实施方式中，LDMOS器件和VDMOS器件可以被集成到单个半导体衬底上。在其它实施方式中，可以使用第一衬底制造VDMOS器件，并且可以使用独立于第一衬底的第二衬底制造LDMOS器件。本公开的半导体器件提供降压变换器设计，该降压变换器设计将VDMOS器件用作低侧场效应晶体管(FET)并且将LDMOS器件用作高侧场效应晶体管。通过沟槽中的导电材料将VDMOS器件的漏极区域电连接到LDMOS器件的源极区域，可以利用衬底的背面来输出来自VDMOS器件(例如，低侧FET)的漏极电流。因此，当将半导体器件转换为单个管芯(die)时，可以利用该管芯的顶表面来进行降压变换器中的其它节点的布线(wiring)。在以下讨论中，首先描述了示例性半导体器件。然后，描述了可被用来制造该示例性半导体器件的示例性流程。示例性实施方式图1A-1B说明了根据本公开的示例性实施方式的半导体器件100。如图所示，半导体器件100包括垂直扩散金属氧化物半导体(VDMOS)器件102和横向扩散金属氧化物半导体(LDMOS)器件104。VOMOS器件102和LDMOS器件104包括形成在半导体衬底108中的一个或多个有源区域106 (例如源极区域106A、漏极区域106B)。例如，VDMOS器件102可以包括一个或多个源极区域106A和单个漏极区域106B。LDMOS器件104可以包括单个源极区域106A和单个漏极区 域106B。利用有源区域106来创建集成电路器件工艺(例如金属氧化物半导体(MOS)工艺、微机电系统(MEMS)工艺等)。可以以各种方式配置有源区域106。在一个实施方式中，有源 区域106能够在衬底108内提供电荷载流子。例如，有源硅区域106可以由η型扩散区域(例如第一导电类型)构成，该η型扩散区域能够提供额外的导电电子作为电荷载流子。在另一示例中，有源硅区域106可以由P型扩散区域(例如，第二导电类型)构成，该P型扩散区域能够提供额外的空穴作为电荷载流子。LDMOS器件104的一个或多个有源区域106 (例如源极区域106Α、漏极区域106Β)贴近(例如邻近)衬底108的顶表面110形成。VDMOS器件102的一个或多个源极区域106Α贴近(例如邻近)衬底108的表面110形成。VDMOS器件102的漏极区域106Β贴近衬底108的底表面112形成。VDMOS器件102的源极区域106Α(示出了两个源极区域106Α)形成在体区域114中(例如，第一源极区域106Α形成在第一体区域114中，而第二源极区域106Α形成在第二体区域114中)。体区域114由第二导电类型的掺杂材料(例如，P型材料)构成。在一种或多种实施方式中，源极区域106Α和体区域114可以是通过适当的自对准注入技术(例如注入、退火等)制造的自对准区域。在一种或多种实施方式中，体区域114可以具有第二导电类型的大约I X IO1Vcm3到大约I X IO1Vcm3的掺杂浓度。LDMOS器件104可以形成于第二导电类型的阱区域113中。如图所示，源极区域106A形成于阱区域113中，而漏极区域106B形成于延伸的漏极区域115中。当LDMOS器件104工作时，延伸的漏极区域115用作漂移区域。利用延伸的漏极区域115的掺杂分布和厚度来操控该延伸的漏极区域115上的电场。因此，应该预期的是，可以根据对LDMOS器件104的要求(例如击穿电压值、工作电压等)来采用各种掺杂分布和厚度的延伸的漏极区域115。在一种或多种实施方式中，该延伸的漏极区域115可以由大约lX10n/Cm2到大约IXlO1Vcm2的(第一导电类型的)掺杂剂量来形成。然而，应该预期的是，可以根据对LDMOS器件104的要求(例如，导通电阻等)而采用其它掺杂剂量。如图所示，可以通过阱区域113来形成该延伸的漏极区域115的边界。在一种或多种实施方式中，阱区域113可以具有第二导电类型的大约IX IOlfVcm3到大约IX IO1Vcm3的掺杂浓度。衬底108包括用于通过各种制造技术来形成一个或多个集成电路设备的基础材料，所述各种制造技术例如是光刻、离子注入、沉积、蚀刻等等。在一种或多种实施方式中，衬底108包括可以以各种方式配置的娃晶片的一部分。例如，衬底108可以本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，其具有第一区域和布置在所述第一区域上的第二区域；VDMOS器件，所述VDMOS器件是使用所述半导体衬底形成的，并且贴近所述第二区域的顶表面布置所述VDMOS器件，所述VDMOS器件具有形成于所述第一区域中的第一漏极区域以及形成于所述第二区域中的至少一个第一源极区域；LDMOS器件，所述LDMOS器件是使用所述半导体衬底形成的，并且贴近所述第二区域的顶表面布置所述LDMOS器件，所述LDMOS器件具有形成于所述第二区域中的第二漏极区域以及形成于所述第二区域中的第二源极区域；以及沟槽，其形成于所述半导体衬底中并且从所述第二区域的顶表面延伸到所述第一区域，所述沟槽包括被布置在所述沟槽中的、用于将所述第一漏极区域电耦合到所述第二源极区域的导电材料。

【技术特征摘要】
2011.10.11 US 13/270,7801.一种半导体器件,包括半导体衬底，其具有第一区域和布置在所述第一区域上的第二区域；VDMOS器件，所述VDMOS器件是使用所述半导体衬底形成的，并且贴近所述第二区域的顶表面布置所述VDMOS器件，所述VDMOS器件具有形成于所述第一区域中的第一漏极区域以及形成于所述第二区域中的至少一个第一源极区域；LDMOS器件，所述LDMOS器件是使用所述半导体衬底形成的，并且贴近所述第二区域的顶表面布置所述LDMOS器件，所述LDMOS器件具有形成于所述第二区域中的第二漏极区域以及形成于所述第二区域中的第二源极区域；以及沟槽，其形成于所述半导体衬底中并且从所述第二区域的顶表面延伸到所述第一区域，所述沟槽包括被布置在所述沟槽中的、用于将所述第一漏极区域电耦合到所述第二源极区域的导电材料。2.如权利要求1所述的半导体器件，其中，所述导电材料包括掺杂的多晶硅材料。3.如权利要求1所述的半导体器件，其中，所述VDMOS器件包括形成在所述第二区域的所述顶表面上方的双栅极，所述双栅极包括第一栅极区域和第二栅极区域，所述第一栅极区域和所述第二栅极区域限定了位于所述第一栅极区域与所述第二栅极区域之间的间隙。4.如权利要求1所述的半导体器件，其中，所述第二区域包括第一导电类型的掺杂浓度为大约I X IO1Vcm3到大约I X IO1Vcm3的外延区域。5.如权利要求4所述的半导体器件，其中，所述至少一个源极区域包括所述第一导电类型的、形成在第二导电类型的体区域中的至少一个源极区域，所述体区域被布置在所述外延区域中。6.如权利要求1所述的半导体器件，其中，所述第一区域独立于所述第二区域。7.如权利要求1所述的半导体器件，其中，所述第一区域与所述第二区域成一整体。8.一种半导体器件，包括第一半导体衬底，其具有第一区域和布置在所述第一区域上的第二区域；第二半导体衬底，其具有第三区域和布置在所述第三区域上的第四区域；VDMOS器件，所述VDMOS器件是使用所述第一半导体衬底形成的，并且贴近所述第二区域的顶表面布置所述VDMOS器件，所述VDMOS器件具有形成于所述第一区域中的第一漏极区域以及形成于所述第二区域中的至少一个第一源极区域；LDMOS器件，所述LDMOS器件是使用所述第二半导体衬底形成的，并且贴近所述第二区域的所述顶表面布置所述LDMOS器件，所述LDMOS器件具有形成于所述第二区域中的第二漏极区域以及形成于所述第二区域中的第二源极区域；以及沟槽...

【专利技术属性】
技术研发人员：S·J·阿尔贝哈斯基，D·哈珀，
申请(专利权)人：马克西姆综合产品公司，
类型：发明
国别省市：