一种沟槽栅型MOS管及其制造方法技术

本发明专利技术公开了一种沟槽栅型MOS管，包括：P型外延层或P型硅衬底形成的N阱，N阱中形成有N+注入层，N阱的一侧并列排布有多个彼此串联的MOS结构；所述MOS结构包括：形成在所述P型外延层或P型硅衬底中沟槽内的栅氧化层，栅氧化层中形成有多晶硅栅，栅氧化层的一侧形成有N+注入层；每个多晶硅栅与其旁侧MOS结构的N+注入层相连，N阱中的N+注入层引出作为本器件的一连接端，最远离N阱的MOS结构的N+注入层引出作为本器件另一连接端。本发明专利技术还公开了一种所述沟槽栅型MOS管的制造方法。本发明专利技术的槽栅型MOS管与传统高压二极管器件比较，在达到耐高压击穿的功能的同时能得到较小正向导通电压，能实更大电流供电。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，特别是涉及一种沟槽栅型MOS管。本专利技术还涉及一种沟槽栅型MOS管的制造方法。
技术介绍
目前，高压二极管器件是由PN结或者是肖特基金属半导体接触构成的。由于肖特基二极管的耐高压能力有限，高电压二极管一般采用PN结型二极管，其特点是反偏电压越大，所需要的耐击穿耗尽层宽度就要越宽，耗尽层宽度越宽会导致器件正向开启时的电阻越大，影响器件的整体性能。
技术实现思路
本专利技术要解决的技术问题是提供一种沟槽栅型MOS管与传统高压二极管器件比较，在达到耐高压击穿的功能的同时能得到较小正向导通电压，能实更大电流供电。本专利技术还提供了一种沟槽栅型MOS管的制造方法。 为解决上述技术问题，本专利技术沟槽栅型MOS管，包括P型外延层或P型硅衬底形成的N阱，N阱中形成有N+注入层，N阱一侧P型外延层或P型硅衬底中并列排布有多个彼此串联的MOS结构；所述MOS结构包括形成在所述P型外延层或P型硅衬底中沟槽内的栅氧化层，栅氧化层中形成有多晶硅栅，栅氧化层的一侧形成有N+注入层；每个多晶硅栅与其旁侧MOS结构的N+注入层相连，N阱中的N+注入层引出作为本器件的一连接端，将P型外延层或P型硅衬底中最远离N阱的N+注入层引出作为本器件另一连接端。一种沟槽栅型MOS管，包括N型外延层或N型硅衬底中形成的P阱，P阱一侧的N型外延层或N型硅衬底中形成有N+注入层，P阱中并列排布有多个彼此串联的MOS结构；所述MOS结构包括形成在所述P阱中沟槽内的栅氧化层，栅氧化层中形成有多晶硅栅，栅氧化层的一侧形成有N+注入层；每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述N型外延层或N型硅衬底中的N+注入层引出作为本器件的一连接端，将P阱中最远离N型外延层或N型硅衬底中N+注入层的N+注入层引出作为本器件另一连接端。所述MOS结构是制造参数、器件结构完全相同的。所述栅氧化层是单层均匀厚度的结构。一种沟槽栅型MOS管的制造方法，包括一、P型外延层或P型硅衬底上形成N阱；二、在P型外延层或P型硅衬底刻蚀形成多个沟槽，在沟槽内生长栅氧化层；三、在沟槽内淀积多晶硅栅，刻蚀形成栅极；四、在N阱和P型外延层或P型硅衬底中注入形成N+注入层；五、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，将N阱中的N+注入层引出作为本器件的一连接端，将最远离N阱的MOS结构的N+注入层引出作为本器件的另一连接端。一种沟槽栅型MOS管的制造方法，包括A、N型外延层或N型硅衬底上形成P阱；B、在P阱中刻蚀形成多个沟槽，在沟槽内生长栅氧化层；C、在沟槽内淀积多晶硅栅，刻蚀形成栅极；D、在P阱和N型外延层或N型硅衬底中注入形成N+注入层；E、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述P阱中的N+注入层引出作为本器件的一连接端，将最远离N型外延层或N型硅衬底中N+注入层的MOS结构的N+注入层引出作为本器件另一连接端。本专利技术沟槽栅型MOS管与传统高压二极管器件比较，在达到耐高压击穿的功能的同时能得到较小正向导通电压，能实更大电流供电。附图说明 下面结合附图与具体实施方式对本专利技术作进一步详细的说明图1是传统PN结二极管的示意图。图2是本专利技术一实施例的示意图。图3是本专利技术另一实施例的示意图。附图标记说明I是P型外延层或P型硅衬底2、7是栅氧化层3 是 N 阱4、9是N+注入层5、10是多晶硅栅6是N型外延层或N型硅衬底8 是 P 阱a、b、C、d 是引出端。具体实施例方式如图2所示，本专利技术一实施例，包括P型外延层或P型硅衬底I形成的N阱3，N阱中形成有N+注入层4，N阱3 —侧的P型外延层或P型硅衬底I中并列排布有三个制造参数、器件结构完全相同的，彼此串联的MOS结构(串联MOS结构数量可根据器件实际需要确定，不限于三个)；所述MOS结构包括形成在P型外延层或或P型硅衬底I中沟槽内的栅氧化层2，栅氧化层2中形成有多晶硅栅5，栅氧化层2的一侧形成有N+注入层4 ；每个多晶硅栅5与其旁侧MOS结构的N+注入层4相连，N阱3中的N+注入层4引出作为本器件的一连接端a，将P型外延层或P型硅衬底I中最远离N阱3的N+注入层4引出作为本器件另一连接端b，栅氧化层2是单层均匀厚度的结构。本实施例中，N阱3中的N+注入层4作为第一个MOS结构的源极，与N阱相邻的多晶硅栅5旁侧的N+注入层4作为第一个MOS结构的漏极；以此类推，N阱相邻的多晶硅栅旁侧的N+注入层4作为第二个MOS结构的源极，与该N+注入层4相邻的另外一个多晶硅栅旁侧的N+注入层4第二个MOS结构的漏极，第三个MOS结构原理与第二个MOS结构相同，不再赘述。本实施例的沟槽栅型MOS管器件结构应用于实际电路时，a端接电源电压，b端接地。反向加偏压时，由于本器件的栅极和相邻的源区同电位，每个MOS都处于关闭状态。通过控制串联MOS管的数目，使每一级的栅极和漏极的电压小于栅氧的击穿电压，达到反向耐高压的功能。正向加偏压时，由于栅极和正向偏压相连接，MOS管开启，由沟道进行导电。如图3所示，本专利技术的另一实施例，包括N型外延层或N型硅衬底6中形成的P阱8，P阱8的一侧的N型外延层或N型硅衬底6中形成有N+注入层9，P阱8中并列排布有多个制造参数、器件结构完全相同的，彼此串联的MOS结构(串联MOS结构数量可根据器件实际需要确定);所述MOS结构包括形成在P阱8中沟槽内的栅氧化层7，栅氧化层7中形成有多晶硅栅10，栅氧化层7的一侧形成有N+注入层9 ； 每个多晶硅栅10与其旁侧MO S结构的N+注入层9相连，N型外延层或N型硅衬底6中的N+注入层4引出作为本器件的一连接端C，将P阱8中最远离N型外延层或N型硅衬底6中N+注入层4的N+注入层4引出作为本器件另一连接端d，栅氧化层7是单层均匀厚度的结构。本实施例的沟槽栅型MOS管器件结构应用于实际电路时，c端接电源电压，d端接地。本实施例的MOS结构串联原理与上一实施例相通，本领域技术人员能够推导而出，不再赘述。一种沟槽栅型MOS管的制造方法，包括一、P型外延层或P型硅衬底上形成N阱；二、在P型外延层或P型硅衬底刻蚀形成多个沟槽，在沟槽内生长栅氧化层；三、在沟槽内淀积多晶硅栅，刻蚀形成栅极；四、在N阱和P型外延层或P型硅衬底中注入形成N+注入层；五、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，将N阱中的N+注入层引出作为本器件的一连接端，将最远离N阱的MOS结构的N+注入层引出作为本器件的另一连接端。一种沟槽栅型MOS管的制造方法，包括A、N型外延层或N型硅衬底上形成P阱；B、在P阱中刻蚀形成多个沟槽，在沟槽内生长栅氧化层；C、在沟槽内淀积多晶硅栅，刻蚀形成栅极；D、在P阱和N型外延层或N型硅衬底中注入形成N+注入层；E、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述P阱中的N+注入层引出作为本器件的一连接端，将最远离N型外延层或N型硅衬底中N+注入层的MOS结构的N+注入层引出作为本器件另一连接端。以上通过具体实施方式和实施例对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的 保护范围。本文档来自技高网...

【技术保护点】
一种沟槽栅型MOS管，其特征是，包括：P型外延层或P型硅衬底中形成的N阱，N阱中形成有N+注入层，N阱一侧的P型外延层或P型硅衬底中并列排布有多个彼此串联的MOS结构；所述MOS结构包括：形成在所述P型外延层或P型硅衬底中沟槽内的栅氧化层，栅氧化层中形成有多晶硅栅，栅氧化层的一侧形成有N+注入层；每个多晶硅栅与其旁侧MOS结构的N+注入层相连，N阱中的N+注入层引出作为本器件的一连接端，P型外延层或P型硅衬底中最远离N阱的N+注入层引出作为本器件另一连接端。

【技术特征摘要】
1.一种沟槽栅型MOS管，其特征是，包括P型外延层或P型硅衬底中形成的N阱，N阱中形成有N+注入层，N阱一侧的P型外延层或P型硅衬底中并列排布有多个彼此串联的MOS结构； 所述MOS结构包括形成在所述P型外延层或P型硅衬底中沟槽内的栅氧化层，栅氧化层中形成有多晶硅栅，栅氧化层的一侧形成有N+注入层； 每个多晶硅栅与其旁侧MOS结构的N+注入层相连，N阱中的N+注入层引出作为本器件的一连接端，P型外延层或P型硅衬底中最远离N阱的N+注入层引出作为本器件另一连接端。2.如权利要求1所述的沟槽栅型MOS管，其特征是所述MOS结构是制造参数、器件结构完全相同的。3.一种沟槽栅型MOS管，其特征是，包括N型外延层或N型硅衬底形成的P阱，P阱一侧的N型外延层或N型硅衬底中形成有N+注入层，P阱中并列排布有多个彼此串联的MOS结构； 所述MOS结构包括形成在所述P阱中沟槽内的栅氧化层，栅氧化层中形成有多晶硅栅，栅氧化层的一侧形成有N+注入层； 每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述N型外延层或N型硅衬底中的N+注入层引出作为本器件的一连接端，P阱中最远离N型外延层或N型硅衬底中N+注入层的N+注入层引出作为本器件另一连接端。4.如权...

【专利技术属性】
技术研发人员：王飞，钟秋，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：