用于优化中压沟槽栅MOS加工工艺的方法技术

本发明专利技术公开了一种用于优化中压沟槽栅MOS加工工艺的方法，该方法的最小光刻层数为3层，分别是沟槽光刻、接触孔光刻、金属层光刻；利用沟槽光刻同时定义沟槽图形和body注入图形，其中body注入图形包括保护环结构。然后充分利用CVD氧化硅成膜特性和干法回刻蚀各项异性原理，将部分body注入图形中填满氧化硅，在沟槽图形区域形成oxide侧墙。最终实现利用一层光刻，实现沟槽和body两层图形的定义。本发明专利技术对现有中压沟槽栅MOS版图设计及加工工艺进行改进，节省了一层光刻工艺，从而缩短工艺流程、降低工艺成本。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造工艺，尤其涉及一种用于优化中压沟槽栅MOS加工工艺的方法。
技术介绍
在市场竞争中，为了降低成本，低压MOSFET工艺已经将最小光刻层数降低到四层(沟槽trench、源极source、接触孔contact、金属层metal)，甚至三层(沟槽trench、接触孔contact、金属层metal)。现有的低压沟槽栅MOSFET工艺最低光刻层数为四层，trench、source、contact、metal。现有工艺流程具体如下：1）Pad OX（垫氧化层）生长，body光刻，body注入，光刻胶去除，body退火，形成body区2，见图1A；2）source光刻，source注入，光刻胶去除，source退火，形成source区3，见图1B；3）沟槽hard mask（硬掩膜）生长，沟槽光刻，沟槽hard mask刻蚀，沟槽刻蚀，沟槽hard mask去除；4）栅极氧化层4淀积，栅极多晶硅5淀积，栅极多晶硅5回刻蚀，见图1C；5）牺牲氧化膜生长，牺牲氧化膜刻蚀；6）金属下介质膜(ILD)6淀积；7）接触孔7光刻，接触孔7刻蚀，见图1D；8）源级金属生长、光刻、刻蚀。中压MOSFET器件，为了达到所需要的击穿电压，通常会在终端区域增加保护环结构。定义保护环的图形通常有两种方法，一是增加一层光刻，如Guard ring光刻(Guard ring是保护环的一种类型)；二是通过body（体区）光刻来定义。为了中压MOSFET的保护环结构，势必要增加一层光刻，这样会导致工艺成本上升，产品竞争力下降。
技术实现思路
本专利技术解决的技术问题是提供一种用于优化中压沟槽栅MOS加工工艺的方法，该方法优化版图设计和加工工艺，在不需要增加Guard ring或Body光刻的情况下，实现带有分压环结构的中压MOSFET，从而降低工艺成本。为解决上述技术问题，本专利技术提供一种用于优化中压沟槽栅MOS加工工艺的方法，该方法的最小光刻层数为3层，分别是沟槽光刻、接触孔光刻、金属层光刻；所述沟槽光刻，通过一层光刻同时定义出沟槽图形和body注入图形，所述body注入图形包括保护环结构。优选地，所述沟槽光刻，通过一层光刻同时定义出沟槽图形、body注入图形和source注入图形三层图形。该方法具体包括如下步骤：步骤1，沟槽硬掩膜生长，沟槽光刻，沟槽硬掩膜刻蚀；步骤2，body注入，body退火；步骤3，source注入，source退火；步骤4，沟槽氧化硅填充；步骤5，沟槽氧化硅回刻蚀；步骤6，沟槽刻蚀；步骤7，栅极氧化层淀积，栅极多晶硅淀积，栅极多晶硅回刻蚀；步骤8，金属下介质膜ILD淀积；步骤9，接触孔光刻，接触孔刻蚀；步骤10，金属生长、光刻、刻蚀。步骤1中，所述沟槽光刻打开的图形至少包括两种线宽a、b，a>b，其中b处尺寸较小仅作为body、source注入图形，a处尺寸较大既作为body、source注入图形，又作为定义沟槽刻蚀的图形。步骤1中，a尺寸通常为0.4～1.5μm，b尺寸通常为0.1～0.5μm，且a>b。。步骤3中，所述source注入之前可以增加一步source光刻。步骤4中，所述沟槽氧化硅填充工艺采用LPCVD或HTO以达到很好的保形性，填充后两种线宽的沟槽图形处达到不同的效果，b处氧化硅完全填满，a处形成凹陷形状。步骤4中，氧化硅的厚度为通常为1/2b～3/2b，也可以大于3/2b，但是不能小于1/2b。步骤5中，所述沟槽氧化硅回刻蚀之后，两种线宽的沟槽图形处达到不同的效果，b处被氧化硅填满，a处形成氧化硅侧墙。步骤5中，所述回刻蚀的刻蚀量为步骤4中氧化硅淀积厚度并增加30%的过刻蚀。和现有技术相比，本专利技术具有以下有益效果：本专利技术优化版图设计及加工工艺，利用沟槽光刻同时定义沟槽图形和body注入图形，其中body注入图形包括保护环结构。然后充分利用CVD氧化硅成膜特性和干法回刻蚀各项异性原理，将部分body注入图形中填满氧化硅，在沟槽图形区域形成oxide侧墙。最终实现利用一层光刻，实现沟槽和body两层图形的定义。本专利技术对现有中压沟槽栅MOS版图设计及加工工艺进行改进，节省了一层光刻工艺，从而缩短工艺流程、降低工艺成本。附图说明图1A-图1D是现有低压沟槽栅MOSFET工艺的流程图；其中，图1A是步骤1）body退火后的断面示意图；图1B是步骤2）source退火后的断面示意图；图1C是步骤4）栅极多晶硅回刻蚀后的断面示意图；图1D是步骤7）接触孔刻蚀后的断面示意图。图2A-图2I是本专利技术方法的流程图；其中，图2A是本专利技术方法步骤1沟槽hard mask刻蚀后的断面示意图；图2B是本专利技术步骤2body退火后的断面示意图；图2C是本专利技术步骤3source退火后的断面示意图；图2D是本专利技术步骤4沟槽氧化硅填充后的断面示意图；图2E是本专利技术步骤5沟槽氧化硅回刻蚀后的断面示意图；图2F是本专利技术步骤7栅极多晶硅回刻蚀后的断面示意图；图2G是本专利技术步骤4沟槽氧化硅填充后的断面效果示意图；图2H是本发明步骤5沟槽氧化硅回刻蚀后的断面效果示意图；图2I是本专利技术步骤6沟槽刻蚀后的断面效果示意图。附图标记说明如下：图1A-图1D中，1是硅基片，2是body区，3是source区，4是栅极氧化层，5是栅极多晶硅，6是金属下介质膜(ILD)，7是接触孔；图2A-图2I中，21是硅基片，22是沟槽，23是body区，24是source区，25是氧化硅，25A是氧化硅侧墙，26是栅极氧化层，27是栅极多晶硅，a为尺寸较大沟槽的线宽，b为尺寸较小沟槽的线宽。具体实施方式下面结合附图和实施例对本专利技术作进一步详细的说明。本专利技术方法采用三层光刻，分别是沟槽光刻、接触孔光刻、金属层光刻。加工工艺流程如下：1、沟槽hard mask（硬掩膜）生长，沟槽光刻，沟槽hard mask刻蚀，示意图如图2A，沟槽光刻打开的图形至少包括两种线宽a、b：a尺寸通常为0.4～1.5μm，b尺寸通常为0.1～0.5μm，其中b处尺寸较小仅作为body、source注入图形，a处尺寸较大既作为body、source注入图形，又作为定义沟槽刻蚀的图形,如图2A所示；2、body注入，body退火，形成body区23，示意图如图2B；3、source注入，source退火，形成source区24，示意图如图2C；沟槽光刻，通本文档来自技高网...

【技术保护点】
一种用于优化中压沟槽栅MOS加工工艺的方法，其特征在于，该方法的最小光刻层数为3层，分别是沟槽光刻、接触孔光刻、金属层光刻；所述沟槽光刻，通过一层光刻同时定义出沟槽图形和body注入图形，所述body注入图形包括保护环结构。

【技术特征摘要】
1.一种用于优化中压沟槽栅MOS加工工艺的方法，其特征在于，该方法的最小光刻层
数为3层，分别是沟槽光刻、接触孔光刻、金属层光刻；所述沟槽光刻，通过一层光刻同时
定义出沟槽图形和body注入图形，所述body注入图形包括保护环结构。
2.如权利要求1所述的方法，其特征在于，所述沟槽光刻，通过一层光刻同时定义出沟
槽图形、body注入图形和source注入图形三层图形。
3.如权利要求1所述的方法，其特征在于，该方法具体包括如下步骤：
步骤1，沟槽硬掩膜生长，沟槽光刻，沟槽硬掩膜刻蚀；
步骤2，body注入，body退火；
步骤3，source注入，source退火；
步骤4，沟槽氧化硅填充；
步骤5，沟槽氧化硅回刻蚀；
步骤6，沟槽刻蚀；
步骤7，栅极氧化层淀积，栅极多晶硅淀积，栅极多晶硅回刻蚀；
步骤8，金属下介质膜ILD淀积；
步骤9，接触孔光刻，接触孔刻蚀；
步骤10，金属生长、光刻、刻蚀。
4.如权利要求3所述的方法，其特征在于，步骤1中，所述沟槽光刻打开的图形至少包
括两种线宽a、b，a>b，其...

【专利技术属性】
技术研发人员：丛茂杰，周颖，陈正嵘，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31