沟槽型VDMOS器件及其制作方法技术

本发明专利技术公开了沟槽型VDMOS器件及其制作方法，具体包括：在外延层制作体区和沟槽；在所述沟槽及体区表面生成栅氧化层；在沟槽侧壁处的栅氧化层表面生成掺杂多晶硅层；在沟槽内生成不掺杂多晶硅，填充沟槽内的剩余空间；在所述体区制作源区；在形成源区后的器件表面制作介质层，并在所述介质层刻蚀出接触孔；在介质层上表面制作源极金属层，并在衬底层下表面制作漏极金属层。本发明专利技术通过改变其栅极的多晶硅结构，在不影响其他参数的情况下降低了栅漏电容。

【技术实现步骤摘要】

本专利技术涉及半导体芯片制造工工艺
，尤其涉及一种沟槽型VDMOS器件及其制作方法。
技术介绍
常规沟槽型VDMOS(verticaldouble-diffusionmetal-oxide-semiconductor，垂直双扩散金属氧化物半导体晶体管)器件的制造工艺流程如下：步骤一，在外延层2上刻蚀沟槽4，如图1所示。刻蚀沟槽时，一般会在外延层2表面先生成初始氧化层3后，再采用光刻的方式，刻蚀出沟槽4。步骤二，用氢氟酸除去初始氧化层，然后在沟槽4和器件表面依次生长栅氧化层5以及多晶硅6，如图2所示。步骤三，刻蚀掉器件表面的多晶硅，如图3所示。步骤四，在外延层2注入离子，形成体区7，如图4所示。步骤五，在体区7注入离子，形成源区8，在注入时用光刻胶15覆盖体区上不需要的进行注入的部分，如图5所示。步骤六，在器件表面生长介质层9，并在介质层9生长完成后，采用光刻的方式，刻蚀出接触孔10，如图6所示。步骤七，在器件正面和背面制作源极金属层11和漏极金属层12，完成整个器件的制作，如图7所示。在常规沟槽型VDMOS的结构中，存在栅漏电容13，主要是因为沟槽底部的栅极多晶硅6/栅氧化层5/外延层2之间形成的寄生电容造成，如图8所示。这个电容会影响VDMOS的动态特性。为了降低这个电容值，目前主要有一种方法是整体增加栅氧化层的厚度，但这会影响到VDMOS的其他参数，比如阈值电压。
技术实现思路
针对现有技术存在的上述问题，本专利技术提供一种能够有效降低栅漏电容的沟槽型VDMOS器件及其制作方法，通过改变其栅极的多晶硅结构来降低栅漏电容。本专利技术提供了一种沟槽型VDMOS器件制作方法，包括：在外延层制作体区和沟槽；在所述沟槽及体区表面生成栅氧化层；在沟槽侧壁处的栅氧化层表面生成掺杂多晶硅层；在沟槽内生成不掺杂多晶硅，填充沟槽内的剩余空间；在所述体区制作源区；在形成源区后的器件表面制作介质层，并在所述介质层刻蚀出接触孔；在介质层上表面制作源极金属层，并在衬底层下表面制作漏极金属层。进一步，所述在外延层制作体区和沟槽，包括：在外延层上表面注入离子形成体区，并刻蚀出深度超过体区的沟槽。进一步，所述在外延层上表面注入离子形成体区，并刻蚀出深度超过体区的沟槽，包括：在所述外延层上表面生成初始氧化层；在外延层的上部注入离子形成体区；在所述初始氧化层上表面进行光刻，刻蚀出深度超过体区的沟槽；除去初始氧化层。进一步，所述掺杂多晶硅层沿沟槽侧壁的深度不小于体区的深度。进一步，所述掺杂多晶硅层的厚度小于或等于沟槽宽度的1/4。进一步，所述在沟槽侧壁处的栅氧化层表面生成掺杂多晶硅层，包括：在沟槽和体区表面的栅氧化层上生长掺杂多晶硅层；对位于沟槽底部以及体区表面位置的掺杂多晶硅层进行回刻，保留位于沟槽侧壁处的栅氧化层表面的掺杂多晶硅层。进一步，在所述体区制作源区，包括：覆盖沟槽内的不掺杂多晶硅；在所述体区上部注入离子形成源区。进一步，所述在形成源区后的器件表面制作介质层，包括：形成源区后得到的器件上表面生成二氧化硅层；在所述二氧化硅层的上表面生成磷硅玻璃层。进一步，在所述介质层刻蚀接触孔，包括：对所述介质层进行光刻，在位于源区上方的介质层表面生成接触孔的光刻图形；利用所述接触孔的光刻图形，刻蚀出用于连接源区和源极金属层的接触孔。进一步，所述源极金属层为铝、硅、铜合金层，所述漏极金属层为钛、镍、银复合层。本专利技术还提供了一种沟槽型VDMOS器件，包括：衬底层；外延层，设置在所述衬底层上表面；体区，设置在所述外延层上部；源区，设置在所述外延层且位于体区上部；沟槽，设置在所述外延层；栅极结构，设置在所述沟槽内；介质层，设置在所述外延层上表面，覆盖所述沟槽内的栅极结构，并且开设有接触孔；源极金属层，覆盖所述介质层的上表面，并通过接触孔与源区连接；漏极金属层，设置在衬底层下表面；所述栅极结构包括：栅氧化层，覆盖于所述沟槽表面；掺杂多晶硅层，覆盖于沟槽侧壁处的栅氧化层表面；不掺杂多晶硅，填充沟槽内的剩余空间。进一步，所述沟槽的深度超过体区的深度，所述掺杂多晶硅层沿沟槽侧壁的深度至少不小于体区的深度。进一步，所述掺杂多晶硅层的厚度小于或等于沟槽宽度的1/4。进一步，所述介质层包括位于下层的二氧化硅层和位于上层的磷硅玻璃层。进一步，所述源极金属层为铝、硅、铜合金层，所述漏极金属层为钛、镍、银复合层。本专利技术通过改变器件栅极的多晶硅结构，使得靠近沟槽底部的多晶硅为接近绝缘体的不掺杂多晶硅，从而减少栅漏电容的上极板面积，降低了栅漏电容，由此改善了栅漏电容对于VDMOS的不良影响，同时不会影响器件的阈值电压等参数。附图说明图1至图7为常规沟槽型VDMOS器件的制造工艺流程中各个步骤所获得的器件结构示意图；图8为常规沟槽型VDMOS器件的结构示意图；图9为本专利技术实施例一所提供的一种沟槽型VDMOS器件制作方法的流程图；图10为实施例二所提供的一种沟槽型VDMOS器件制作方法的流程图；图11为本专利技术实施例二中在外延层上部注入离子形成体区并刻蚀出沟槽的具体流程图；图12本专利技术实施例二中P体区形成后的结构示意图；图13为本专利技术实施例二中刻蚀出沟槽后的结构示意图；图14为本专利技术实施例二中掺杂多晶硅层生长完成后的结构示意图；图15为本专利技术实施例二中掺杂多晶硅层回刻完成后的结构示意图；图16为本专利技术实施例二中不掺杂多晶硅生长完成后的结构示意图；图17为本专利技术实施例二中不掺杂多晶硅回刻完成后的结构示意图；图18为本专利技术实施例二中注入离子形成源区的示意图；图19为本专利技术实施例二中生成介质层并刻蚀出接触孔后的结构示意图；图20为采用本专利技术实施三的所提供的一种沟槽型VDMOS器件的结构示意图。具体实施方式下面结合说明书附图和具体实施例对本专利技术的技术方案进行详细说明。实施例一本实施例提供了一种沟槽型VDMOS器件制作方法，该方法包括以下几个步骤，如图9所示：步骤901，在外延层制作体区和沟槽；步骤902，在所述沟槽及体区表面生成栅氧化层；步骤903，在沟槽侧壁处的栅氧化层表面生成掺杂多晶硅层；步骤904，在沟槽内生成不掺杂多晶硅，填充沟槽内的剩余空间；步本文档来自技高网...

【技术保护点】
一种沟槽型VDMOS器件制作方法，其特征在于，包括：在外延层制作体区和沟槽；在所述沟槽及体区表面生成栅氧化层；在沟槽侧壁处的栅氧化层表面生成掺杂多晶硅层；在沟槽内生成不掺杂多晶硅，填充沟槽内的剩余空间；在所述体区制作源区；在形成源区后的器件表面制作介质层，并在所述介质层刻蚀出接触孔；在介质层上表面制作源极金属层，并在衬底层下表面制作漏极金属层。

【技术特征摘要】
1.一种沟槽型VDMOS器件制作方法，其特征在于，包括：
在外延层制作体区和沟槽；
在所述沟槽及体区表面生成栅氧化层；
在沟槽侧壁处的栅氧化层表面生成掺杂多晶硅层；
在沟槽内生成不掺杂多晶硅，填充沟槽内的剩余空间；
在所述体区制作源区；
在形成源区后的器件表面制作介质层，并在所述介质层刻蚀出接触孔；
在介质层上表面制作源极金属层，并在衬底层下表面制作漏极金属层。
2.如权利要求1所述的方法，其特征在于，所述在外延层制作体区和沟
槽，包括：
在外延层上表面注入离子形成体区，并刻蚀出深度超过体区的沟槽。
3.如权利要求2所述的方法，其特征在于，所述在外延层上表面注入离
子形成体区，并刻蚀出深度超过体区的沟槽，包括：
在所述外延层上表面生成初始氧化层；
在外延层的上部注入离子形成体区；
在所述初始氧化层上表面进行光刻，刻蚀出深度超过体区的沟槽；
除去初始氧化层。
4.如权利要求2所述的方法，其特征在于，所述掺杂多晶硅层沿沟槽侧
壁的深度不小于体区的深度。
5.如权利要求2所述的方法，其特征在于，所述掺杂多晶硅层的厚度小
于或等于沟槽宽度的1/4。
6.如权利要求1所述的方法，其特征在于，所述在沟槽侧壁处的栅氧化
层表面生成掺杂多晶硅层，包括：
在沟槽和体区表面的栅氧化层上生长掺杂多晶硅层；
对位于沟槽底部以及体区表面位置的掺杂多晶硅层进行回刻，保留位于沟

\t槽侧壁处的栅氧化层表面的掺杂多晶硅层。
7.如权利要求1所述的方法，其特征在于，在所述体区制作源区，包括：
覆盖沟槽内的不掺杂多晶硅；
在所述体区上部注入离子形成源区。
8.如权利要求1所述的方法，其特征在于，所述在形成源区后的器件表
面制作介质层，包括...

【专利技术属性】
技术研发人员：马万里，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11