沟槽型IGBT的制备方法技术

本发明专利技术公开了一种沟槽型IJBT的制备方法，通过硅衬底中间区域增加掺杂浓度较重的深P型区和N型区，可诱导电子流向N型区集中，并穿过P型区，通过P型体区最终到达集电极，由于电中性原则，电子的集中增加了电子在N型区外围的浓度，这提高了空穴在N型区外围的浓度，从而提高了该区域的电导调制效应，而空穴则通过P型区扩散至发射极；本发明专利技术利用了电荷平衡原则，通过增加在该区域的电场强度，因此使得在相同漂移区厚度下可以获得更大的电压，进而降低厚度和提高电导调制效应，有效降低了器件的导通压降。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种沟槽型IJBT的制备方法，通过硅衬底中间区域增加掺杂浓度较重的深P型区和N型区，可诱导电子流向N型区集中，并穿过P型区，通过P型体区最终到达集电极，由于电中性原则，电子的集中增加了电子在N型区外围的浓度，这提高了空穴在N型区外围的浓度，从而提高了该区域的电导调制效应，而空穴则通过P型区扩散至发射极；本专利技术利用了电荷平衡原则，通过增加在该区域的电场强度，因此使得在相同漂移区厚度下可以获得更大的电压，进而降低厚度和提高电导调制效应，有效降低了器件的导通压降。【专利说明】沟槽型IGBT的制备方法
本专利技术涉及功率晶体管领域，具体涉及一种沟槽型IGBT的制备方法。
技术介绍
IGBT (Insulated Gate Bipolar Transistor),绝缘栅双极型晶体管，是由 BJT (双极型三极管)和MOS (绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和GTR(giant transistor，大功率晶体管)的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大；M0SFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域，目前已被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。随着半导体材料和加工工艺的不断进步，IGBT的电流密度、耐压和频率不断得到提升。市场上的IGBT器件的耐压高达6500V，单管芯电流高达200A，频率达到300kHz。在高频大功率领域，目前还没有任何一个其它器件可以代替它。 由于对IGBT器件的需求不断旺盛，IGBT器件技术和IGBT产品的应用都得到了突飞猛进的发展，目前IGBT器件已经从平面型IGBT器件到沟槽型IGBT器件，采用沟槽栅的IGBT器件技术成为了新一代技术的亮点。与常规平面栅极结构不同，沟槽型栅极向基区内部延伸，导电沟道不再是水平而是垂直方向，这种结构特点可以使IGBT基区PIN效应增强，栅极附近过剩载流子浓度增大，从而有效地提高电导调制效应并降低导通压降。同时由于沟道电流是垂直方向，不再存在JEFT效应，使得芯片栅极密度的增大不再受限制，可以大大增强IGBT的导通电流能力。 图1所示的为依据现有技术所制备出的一种沟槽型IGBT器件图，包括:集电区18，在集电区18上覆盖有外延层10，在外延层10的顶部设置有若干沟槽栅12，且沟槽栅12与外延层10之间设置有一栅氧化层11 ;相邻沟槽栅12的衬底设置有P型体区13，在P型体区13之上的且位于外延层10上表面以下设置有N型有源区14，在N型有源区14和P型体区13之间设置有P型有源区15 ;外延层10之上设置有一图案化的ILD层16，位于ILD层16上表面覆盖有集电区17，且该集电区17通过ILD层16的开口连接P型有源区15和N型有源区14。 照这种方法做出来的IGBT器件，其电场分布平滑，可参照附图3中301所示的分布图；同时电压为电场的积分，因此需要较厚的N型衬底获得同等耐压，同时由于背面注入的空穴流比较分散，导致空穴浓度低，可参照附图4中401所示的分布图，以上因素都限制了 IGBT器件的工作性能。
技术实现思路
本专利技术提供了一种沟槽型IGBT器件制备方法，其中，包括如下步骤: 步骤S1:提供一掺杂的衬底，在所述衬底正面形成有若干间隔开的第一注入区，且相邻的两个所述第一注入区之间形成有一第二注入区，所述第一注入区和所述第二注入区的深度相同且导电类型相反； 步骤S2:生长一层外延层覆盖在所述衬底的上表面； 刻蚀所述外延层，在所述外延层顶部形成若干间隔开的沟槽，每个第二注入区上方都设置有一个沟槽，且沟槽的底部与第二注入区之间预留有一预设距离以将所述沟槽和第二注入区间隔开来； 步骤S3:在所述沟槽底部和侧壁制备一层栅氧化层，之后再在沟槽内制备IGBT器件的沟槽式栅极。 上述的制备方法，其中，所述第一注入区在垂直方向上位于两相邻沟槽之间。 上述的制备方法，其中， 先形成第一注入区，之后在相邻的两个第一注入区之间形成第二注入区；或 先形成第二注入区，之后在相邻的两个第二注入区之间形成第一注入区。 上述的制备方法，其中，采用如下方法形成所述第一注入区和所述第二注入区: 提供所述衬底，以一图案化的光刻胶为注入掩膜对所述衬底正面进行第一次离子注入，以在所述衬底的正面形成若干间隔开的第一注入区，移除光刻胶； 再制备另一图案化的光刻胶以作为注入掩膜对所述衬底正面进行第二次离子注入，以在相邻两个所述第一注入区之间形成一第二注入区。 上述的制备方法，其中，所述第一注入区为P型注入区，所述第二注入区为N型注入区。 上述的制备方法，其中，所述第一注入区和所述第二注入区的离子掺杂浓度均大于所述衬底的掺杂浓度。 上述的制备方法，其中，所述外延层和所述衬底的离子掺杂浓度相同。 上述的制备方法，其中，所述外延层和所述衬底均为N型掺杂。 上述的制备方法，其中，完成步骤S3后，继续进行如下步骤: 步骤S4:在相邻所述沟槽之间的外延层顶部形成P型体区，并在所述P型体区顶部形成N型有源区，以及在相邻两个沟槽之间的N型有源区和P型体区中形成一体化的P型有源区，且该P型有源区通过外延层上表面予以外露； 步骤S5:沉积ILD层覆盖在所述外延层上表面并刻蚀形成将P型有源区和部分N型有源区暴露出的通孔，沉积金属层覆盖在ILD层的上表面并将通孔进行填充以作为发射极，在所述衬底背面形成集电区。 上述的制备方法，其中，对所述衬底的背面进行P型元素注入形成所述集电区，且所述集电区的离子掺杂浓度大于所述衬底的掺杂浓度。 本专利技术通过硅衬底中间区域增加掺杂相对较重的P和N深结，诱导电子流向N深结集中，并穿过N深结区域，最终到达集电区，由于电中性原则，电子的集中增加了电子该N深结外围的浓度，这提高了空穴在N深结外围的浓度，从而提高了该区域的电导调制效应，而空穴则通过P深结扩散至发射极；同时利用了电荷平衡原则，增加在该区域的电场强度，因此使得在相同漂移区厚度下可以获得更大的电压，进而降低厚度和提高电导调制效应，有效降低了器件的导通压降。 【专利附图】【附图说明】 通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本专利技术的主旨。 图1为现有技术中制备沟槽型IGBT的流程图； 图2A至2K为本专利技术提供的一种制备IGBT器件的流程图； 图3为本专利技术制备出的IGBT器件与传统的IGBT器件的电场分布对比图； 图4为本专利技术制备出的IGBT器件与传统的IGBT器件的空穴浓度分布对比图。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公本文档来自技高网...

【技术保护点】
一种沟槽型IGBT器件制备方法，其特征在于，包括如下步骤：步骤S1：提供一掺杂的衬底，在所述衬底正面形成有若干间隔开的第一注入区，且相邻的两个所述第一注入区之间形成有一第二注入区，所述第一注入区和所述第二注入区的深度相同且导电类型相反；步骤S2：生长一层外延层覆盖在所述衬底的上表面；刻蚀所述外延层，在所述外延层顶部形成若干间隔开的沟槽，每个第二注入区上方都设置有一个沟槽，且沟槽的底部与第二注入区之间预留有一预设距离以将所述沟槽和第二注入区间隔开来；步骤S3：在所述沟槽底部和侧壁制备一层栅氧化层，之后再在沟槽内制备IGBT器件的沟槽式栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴多武，可瑞思，
申请(专利权)人：中航重庆微电子有限公司，
类型：发明
国别省市：重庆;85