一种沟槽型FRD芯片制造技术

本实用新型专利技术公开了一种沟槽型FRD芯片，包括N+衬底层、N-外延层、P型掺杂区、氧化层、铝层和金属层，所述N-外延层设置在N+衬底层上，所述P型掺杂区设置在N-外延层上，所述氧化层设置在终端区的P型掺杂区上，所述铝层设置在有源区的P型掺杂区上，所述金属层设置在N+衬底层远离N-外延层的一侧，所述终端区的P型掺杂区内刻蚀有终端区沟槽，所述有源区的P型掺杂区内刻蚀有有源区沟槽，所述终端区沟槽和有源区沟槽内填充有氧化物。本实用新型专利技术中沟槽型结构有效的减少了正向压降，降低了漏电的风险，保证了其使用过程中的高效和安全，且结构简单，有效的降低了生产成本。

【技术实现步骤摘要】

本技术涉及半导体器件
，特别是，涉及一种沟槽型FRD芯片。
技术介绍
FRD即快恢复二极管，是一种具有开关特性好、反向恢复时间短特点的半导体二极管。快恢复二极管的内部结构是PN 二极管与肖特基二极管并联结构，其按功能区域划分包括芯片中间的工作区即有源区和工作区四周的耐压环(保护环)区域即终端区。传统FRD芯片结构复杂，制造工艺一般需要4-6道光刻工序，随着光刻次数的增多，芯片的制作成本也随之增高，且由于产品结构的局限性，其正向压降较高，且存在一定的漏电风险，安全性较差。
技术实现思路
为了克服现有技术的不足，本技术的目的在于提供一种沟槽型FRD芯片，其沟槽型结构有效的减少了正向压降，降低了漏电的风险，保证了其使用过程中的高效和安全，且结构简单，有效的降低了生产成本。为解决上述问题，本技术所采用的技术方案如下:—种沟槽型FRD芯片，包括N+衬底层、N-外延层、P型掺杂区、氧化层、铝层和金属层，所述N-外延层设置在N+衬底层上，所述P型掺杂区设置在N-外延层上，所述氧化层设置在终端区的P型掺杂区上，所述铝层设置在有源区的P型掺杂区上，所述金属层设置在N+衬底层远离N-外延层的一侧，所述终端区的P型掺杂区内刻蚀有终端区沟槽，所述有源区的P型掺杂区内刻蚀有有源区沟槽，所述终端区沟槽和有源区沟槽内填充有氧化物。优选的，所述氧化层和氧化物为二氧化硅，所述氧化层厚度为1.5-2.Ομπι。优选的，所述P型掺杂区结深2.8-3.2μπι。优选的，所述终端区沟槽和有源区沟槽深度为3.8-4.2μπι，所述终端区沟槽为环绕有源区沟槽的闭合环型沟槽。优选的，所述金属层为Ti/Ni/Ag复合层，其中，Ti层厚度为0.1-0.3ym，Ni层厚度为0.1-0.3ym，Ag层厚度为0.7-1.Ομπι，所述Ti层与N+衬底层I接触，Ni层设置在Ti层上，Ag层设置在Ni层上。相比现有技术，本技术的有益效果在于:本技术采用沟槽型结构，有效的减少了正向压降，降低了漏电的风险，保证了其使用过程中的高效和安全，由于其结构更加简单，制备步骤大大减少，大大节省了芯片的制作成本。【附图说明】图1为本技术中沟槽型FRD芯片剖视图；图2为本技术中沟槽型FRD芯片制备方法中步骤I)形成的中间产品剖视图；图3为本技术中沟槽型FRD芯片制备方法中步骤2)形成的中间产品结构示意图；图4为本技术中沟槽型FRD芯片制备方法中步骤2)形成的中间产品剖视图；图5为本技术中沟槽型FRD芯片制备方法中步骤3)形成的中间产品剖视图；图6为本技术中沟槽型FRD芯片制备方法中步骤4)形成的中间产品剖视图；其中，I为N+衬底层、2为N-外延层、3为P型掺杂区、41为终端区沟槽、42为有源区沟槽、5为氧化层、6为光刻胶、7为铝层、8为金属层。【具体实施方式】下面结合附图和【具体实施方式】对本技术作进一步详细说明。如图1所示，本技术一个实施例中沟槽型FRD芯片，包括N+衬底层1、N_外延层2、P型掺杂区3、氧化层5、铝层7和金属层8，N-外延层2设置在N+衬底层I上，P型掺杂区3设置在N-外延层2上，氧化层5设置在终端区的P型掺杂区3上，铝层7设置在有源区的P型掺杂区3上，金属层8设置在N+衬底层I远离N-外延层2的一侧，终端区的P型掺杂区3内刻蚀有终端区沟槽41，有源区的P型掺杂区3内刻蚀有有源区沟槽42，终端区沟槽41和有源区沟槽42内填充有氧化物。该沟槽型FRD芯片中P型掺杂区3结深3.0ym，终端区沟槽41和有源区沟槽42深度为4.Ομπι，终端区沟槽41为环绕有源区沟槽42的闭合环型沟槽，有源区沟槽42可以根据产品需求生产为不同的形状，氧化层5和氧化物为二氧化硅，氧化层5厚度为1.6μπι，氧化层5使沟槽型FRD芯片表面形成钝化层，使芯片免受污染、损伤等损坏；金属层8为Ti/Ni/Ag复合层，其中，Ti层厚度为0.2ym，Ni层厚度为0.2ym，Ag层厚度为0.8ym，Ti层与N+衬底层I接触，Ni层设置在Ti层上，Ag层设置在Ni层上。当然，上述实施例中各部件规格尺寸也有其它选择，如:P型掺杂区3结深为2.8-3.2μπι，终端区沟槽41和有源区沟槽42深度为3.8-4.2μπι，氧化层5厚度为1.5_2.Ομπι，金属层8中Ti层厚度为0.1-0.3ym，Ni层厚度为0.1-0.3ym，Ag层厚度为0.7-1.Ομπι，在这些范围内，本技术中沟槽型FRD芯片均具有压降低，漏电风险更低的特点。以上为本技术中沟槽型FRD芯片结构的描述，下面对其制备方法进行进一步详细描述。一种沟槽型FRD芯片的制备方法，包括以下步骤:I)对N+衬底层I和N-外延层2进行清洗后，在N-外延层2表面扩散或注入硼离子，形成P型掺杂区3，形成的中间产品如图2所示；进一步的，该步骤中P型掺杂区3结深优选为2.8-3.2μπι；2)通过涂胶、曝光、显影和刻蚀工艺，分别在终端区的P型掺杂区内3刻蚀形成终端区沟槽41，在有源区的P型掺杂区3内刻蚀形成有源区沟槽42后，去除涂胶过程涂覆在P型掺杂区3上的光刻胶，形成的中间产品如图3、4所示；进一步，该步骤中终端区沟槽41和有源区沟槽42深度为3.8-4.2μπι，终端区沟槽41为环绕有源区沟槽42的闭合环型沟槽；3)在P型掺杂区3上沉积氧化物，通过涂胶、曝光、显影和刻蚀工艺，刻蚀除去沉积在有源区的P型掺杂区3表面的氧化物，保留沉积在终端区的P型掺杂区3表面的氧化物，形成氧化层5;保留涂胶过程涂覆在氧化层上的光刻胶6，形成的中间产品如图5所示；进一步，该步骤中氧化层5和氧化物为二氧化娃，氧化层5厚度优选为1.5-2.0ym，氧化层5使沟槽型FRD芯片表面形成钝化层，使芯片免受污染、损伤等损坏；4)在P型掺杂区3上溅射金属铝后进行清洗，去除步骤3)中涂覆在氧化层5上的光刻胶6和光刻胶6上面的金属铝，保留溅射在有源区的P型掺杂区3表面的金属铝，形成铝层7，形成的中间产品如图6所示；进一步，该步骤中清洗采用化学溶剂清洗，所述化学溶剂优选为去胶液或丙酮；5)对N+衬底层I远离N-外延层2的一侧进行减薄处理后，在其表面溅射或者蒸发形成金属层8，即得所述沟槽型FRD芯片，如图1所示；进一步，该步骤中金属层8为Ti/Ni/Ag复合层，其中，Ti层厚度优选为0.1-0.3μηι，Ni层厚度优选为0.1-0.3μπι，Ag层厚度优选为0.7-1.Ομπι，Ti层与N+衬底层I接触，Ni层设置在Ti层上，Ag层设置在Ni层上。下面结合一个实施例对本技术中沟槽型FRD芯片的制备方法进行描述，包括以下步骤:I)对N+衬底层I和N-外延层2进行清洗后，在N-外延层2表面扩散硼离子，形成P型惨杂区3，？型惨杂区3结深为3μι;2)通过涂胶、曝光、显影和刻蚀工艺，分别在终端区的P型掺杂区内3刻蚀形成终端区沟槽41，在有源区的P型掺杂区3内刻蚀形成有源区沟槽42后，去除涂胶过程涂覆在P型掺杂区3上的光刻胶，终端区沟槽41和有源区沟槽42深度为4.Ομπι，终端区沟槽41为环绕有源区沟槽42的闭合环型沟槽；3)在P型掺杂区3上沉积氧化物，通过涂胶、曝光、显影和刻蚀工艺，刻蚀除去沉积在有源区的P型本文档来自技高网...

【技术保护点】
一种沟槽型FRD芯片，其特征在于，包括N+衬底层、N‑外延层、P型掺杂区、氧化层、铝层和金属层，所述N‑外延层设置在N+衬底层上，所述P型掺杂区设置在N‑外延层上，所述氧化层设置在终端区的P型掺杂区上，所述铝层设置在有源区的P型掺杂区上，所述金属层设置在N+衬底层远离N‑外延层的一侧，所述终端区的P型掺杂区内刻蚀有终端区沟槽，所述有源区的P型掺杂区内刻蚀有有源区沟槽，所述终端区沟槽和有源区沟槽内填充有氧化物。

【技术特征摘要】

【专利技术属性】
技术研发人员：周炳，石英学，张志娟，郝建勇，
申请(专利权)人：张家港意发功率半导体有限公司，
类型：新型
国别省市：江苏;32