【技术实现步骤摘要】
本专利技术涉及半导体器件，尤其涉及一种集成肖特基结构的sgt-mos器件及其制备方法。
技术介绍
1、sgt mosfet是一种新型的功率半导体器件，具有传统深沟槽mosfet的低导通损耗的优点，同时具有更加低的开关损耗。sgt mosfet作为开关器件应用于新能源电动车、新型光伏发电、节能家电等领域的电机驱动系统、逆变器系统及电源管理系统，是核心功率控制部件。
2、如何提高器件正向截止态时的击穿电压，同时还能降低栅漏电容和栅漏电荷，在开关过程中缩短了米勒平台，提高了开关速度，降低开关损耗是本领域技术人员致力于研究的方向。
技术实现思路
1、本专利技术的目的在于提供一种集成肖特基结构的sgt-mos器件的制备方法。
2、为达此目的，本专利技术采用以下技术方案：
3、一种集成肖特基结构的sgt-mos器件的制备方法，包括以下步骤：
4、步骤1）准备衬底，在其上表面依次生长两层外延层，分别为第一外延层和第二外延层；
5、步骤2）在第二外延层的上表面经热氧化形成sio2垫氧层，而后在sio2垫氧层上表面淀积sin形成硬掩模，经过光刻、显影、刻蚀硬掩模，为屏蔽栅沟槽制作刻蚀窗口，而后沿窗口向下刻蚀至第一外延层，形成屏蔽栅沟槽；
6、步骤3）制作氧化层，在步骤2）的基础上通过热氧化和淀积在硬掩模的表面及屏蔽栅沟槽的槽内壁形成屏蔽栅氧化层，再在硬掩模的表面和屏蔽栅沟槽内淀积屏蔽栅多晶硅；
7、步骤4）刻蚀屏蔽栅
8、步骤5）对屏蔽栅沟槽的槽内壁进行热氧化，形成控制栅cg氧化层，而后在hdp氧化层上方淀积控制栅，并使用化学机械抛光法将器件磨平至第二外延层表面；
9、步骤6）在第二外延层表面通过阱光刻、显影后注入p离子，同步形成sgt部分的p阱区和mps部分中pin结构的p区，p阱区内还掺杂有磷元素，在p阱区注入磷元素并形成源区；
10、步骤7）在第二外延层上淀积一层sio2氧化层，通过孔板沿sio2氧化层刻蚀至p阱区以形成sgt部分的第一接触孔，第一接触孔内注入硼，而后快速退火；通过对mps部分的sio2氧化层进行刻蚀，刻蚀至第二外延层表面，形成mps部分的第二接触孔；
11、步骤8）在步骤7）得到的器件上表面进行正面金属淀积，对sgt器件部分和mps器件部分的连接处的正面金属进行刻蚀，而后对器件的背面淀积、减薄背面金属即可。
12、作为一种具体的实施方式，所述衬底掺杂有磷，掺杂浓度为1×1019cm-3，第一外延层、第二外延层均掺杂有磷，两者的电阻率分别为0.25ωcm/4μm、0.4ωcm/3μm。
13、作为一种具体的实施方式，步骤3）中所淀积的屏蔽栅氧化层的厚度为0.1μm，屏蔽栅多晶硅掺杂p元素，掺杂浓度为4.5×1018cm-3。
14、作为一种具体的实施方式，步骤5）中，热氧化的温度为1000℃，控制栅cg氧化层的厚度为60-70nm；控制栅掺杂有p元素，掺杂浓度为1.7×1018cm-3。
15、作为一种具体的实施方式，步骤6）中，硼离子的注入剂量为1×1014cm-3，能量为15kev或注入剂量为5×1013cm-3，能量为40kev。
16、作为一种具体的实施方式，步骤6）中，源区所注入的磷元素的剂量为1×1015cm-3，能量为50kev。
17、作为一种具体的实施方式，步骤7）中，所述第一接触孔在p阱区的孔深为0.32μm，孔内所注入的硼离子的剂量为1×1014cm-3，能量为15kev或剂量为5×1013cm-3，能量为40kev。
18、本专利技术的另一个目的是提供一种集成肖特基结构的sgt-mos器件，采用了上述制备方法制备得到，所述sgt-mos器件包括由下至上依次设置的背面金属、衬底、两层外延层、sio2氧化层、正面金属，两层外延层分别为第一外延层和第二外延层，所述sgt-mos器件还包括设置在两层外延层中的屏蔽栅沟槽，所述屏蔽栅沟槽内被hdp氧化层分割成屏蔽栅和控制栅，所述控制栅位于屏蔽栅的上方，第二外延层内设置有sgt部分的p阱区和mps部分中pin结构的p区，p阱区内设置有源区，sgt部分的正面金属与mps部分的正面金属相间隔设置，sgt部分形成有第一接触孔，mps部分形成有第二接触孔，正面金属填充满第一接触孔和第二接触孔。
19、与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术制备得到了一种集成肖特基结构的sgt-mos器件，其通过在控制栅下方增加一个电势和源极短接的屏蔽栅，一方面，在器件处于正向截止态时，屏蔽栅起体内场版作用，辅助漂移区的耗尽，优化电场分布，有效的提高了器件的击穿电压；另一方面，屏蔽栅隔离了控制栅和漂移区，极大的减小了栅极和漏极的交叠面积，降低了栅漏电容和栅漏电荷，在开关过程中显著缩短了米勒平台，提高了开关速度，降低了开关损耗。
本文档来自技高网...【技术保护点】
1.一种集成肖特基结构的SGT-MOS器件的制备方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种集成肖特基结构的SGT-MOS器件的制备方法，其特征在于，所述衬底掺杂有磷，掺杂浓度为1×1019cm-3，第一外延层、第二外延层均掺杂有磷，两者的电阻率分别为0.25Ωcm/4μm、0.4Ωcm/3μm。
3.根据权利要求1所述的一种集成肖特基结构的SGT-MOS器件的制备方法，其特征在于，步骤3）中所淀积的屏蔽栅氧化层的厚度为0.1μm，屏蔽栅多晶硅掺杂P元素，掺杂浓度为4.5×1018cm-3。
4.根据权利要求1所述的一种集成肖特基结构的SGT-MOS器件的制备方法，其特征在于，步骤5）中，热氧化的温度为1000℃，控制栅CG氧化层的厚度为60-70nm；控制栅掺杂有P元素，掺杂浓度为1.7×1018cm-3。
5.根据权利要求1所述的一种集成肖特基结构的SGT-MOS器件的制备方法，其特征在于，步骤6）中，硼离子的注入剂量为1×1014cm-3，能量为15keV或注入剂量为5×1013cm-3，能量为40keV。<...
【技术特征摘要】
1.一种集成肖特基结构的sgt-mos器件的制备方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种集成肖特基结构的sgt-mos器件的制备方法，其特征在于，所述衬底掺杂有磷，掺杂浓度为1×1019cm-3，第一外延层、第二外延层均掺杂有磷，两者的电阻率分别为0.25ωcm/4μm、0.4ωcm/3μm。
3.根据权利要求1所述的一种集成肖特基结构的sgt-mos器件的制备方法，其特征在于，步骤3）中所淀积的屏蔽栅氧化层的厚度为0.1μm，屏蔽栅多晶硅掺杂p元素，掺杂浓度为4.5×1018cm-3。
4.根据权利要求1所述的一种集成肖特基结构的sgt-mos器件的制备方法，其特征在于，步骤5）中，热氧化的温度为1000℃，控制栅cg氧化层的厚度为60-70nm；控制栅掺杂有p元素，掺杂浓度为1.7×1018cm-3。
5.根据权利要求1所述的一种集成肖特基结构的sgt-mos器件的制备方法，其特征在于，步骤6）中，硼离子的注入剂量为1×1014cm-3，能量为15kev或注入剂量为5×1013cm-3，能量为40kev。
6.根据权利要求1所述的一种集成肖特基结构的s...
【专利技术属性】
技术研发人员：赵承杰，周炳，付国振，
申请(专利权)人：张家港意发功率半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。