本发明专利技术公开了一种沟槽栅型IGBT芯片，包括至少一个元胞，元胞包括：依次排列的集电极金属电极、P+集电极区、N-漂移区、P-基区、P+欧姆接触区、N+源极区、栅氧化层、多晶硅栅和栅极金属电极，以及设置在P+欧姆接触区上方的发射极金属电极。沟槽栅型IGBT芯片还包括第一N型载流子埋层和/或第二N型载流子埋层。沟槽栅型IGBT芯片的多晶硅栅采用沟槽栅结构。第一N型载流子埋层位于P-基区的下方。第二N型载流子埋层位于沟槽形的多晶硅栅底部的栅氧化层的下方。本发明专利技术优化并降低了IGBT芯片的导通压降与关断损耗的折中关系，实现了更低的功耗，从而提高IGBT芯片的功率密度，工作结温，以及长期可靠性。
【技术实现步骤摘要】
本专利技术涉及一种半导体IGBT (Insulted Gate Bipolar Transistor,绝缘栅双极型晶体管)芯片结构，尤其是涉及一种具有双重空穴阻挡效应的沟槽栅型IGBT芯片结构。
技术介绍
绝缘栅双极晶体管(IGB T )具有通态压降低、电流容量大、输入阻抗高、响应速度快和控制简单的特点，被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。为了降低IGBT的导通压降，人们采用沟槽栅结构，将沟道从横向变为纵向，消除了导通电阻中Rjfet的影响。同时缩小了元胞尺寸，大大提高元胞密度，每个芯片的沟道总宽度增加，减小了沟道电阻。另一方面，由于多晶硅栅面积增大，减少了分布电阻，有利于提高开关速度。如附图I所示为常规沟槽栅IGBT，包括发射极I、门极2、P-阱3、N漂移区4、N缓冲区5和集电极6。新一代IGBT朝着更高功率密度，更高工作结温，更低功耗的方向发展，而众所周知，IGBT的导通压降Vceon与关断损耗存在矛盾关系。归根到底是因为IGBT的电导调制效应，即大的注入效率能增强器件在导通时的电导调制效应，降低导通压降，然而在关断时，大量的少数载流子需要更长的时间来完成复合，增加了关断损耗。为了改善这一矛盾关系，人们致力于对IGBT的注入效率进行研究，一方面降低IGBT集电极(阳极)的空穴注入效率，另一方面提高发射极(阴极)的电子注入效率。这样可以很好地改善IGBT的导通压降与关断损耗的折中关系。目前，对于沟槽栅IGBT而言，主要有以下几种改变发射极(阴极)电子注入效率的方法 第一种结构是如附图2所不的IEGT (Injection Enhanced Gate Transistor,电子注入增强门极晶体管)结构。由于IGBT的元胞是并联结构的，其每个元胞的发射极也是并联的。将元胞的发射极进行选择性(不是全部地)地弓I出并进行并联，这样在没有引出的发射极下方就形成了一个空穴积累区，相应地，电子的注入就被增强了。该结构由东芝于1993年专利技术，并于1998年进一步改进。第二种结构如附图3所示，三菱在IGBT的基础上，通过对元胞的改变(宽度、N+源极区及P+集电极区)提出了类似IEGT的结构。该结构的元胞宽度为正常IGBT元胞的几倍，在单个元胞内的两个沟槽栅之间设有N+源极区，该区域所对应的下方集电极区的掺杂浓度较低(P-)，以达到电子注入增强效应(IE-effect)。可以说是通过对IGBT元胞的改变以达到IEGT的效果。前面所述的各种技术均在一定程度上增强了 IGBT的电导调制效应，因而降低了导通压降，但是这些方案都是只具有单一空穴阻挡效应(只具有势垒阻挡效应或者只具有物理阻挡效应)。然而，为了进一步提高IGBT的功率密度，工作结温及长期可靠性，需要继续优化降低IGBT的导通压降与关断损耗的折中关系，实现更低的功耗。为此，需要继续研究并改进沟槽栅IGBT的结构以实现这一目的。
技术实现思路
本专利技术的目的是提供一种沟槽栅型IGBT芯片，提高了 IGBT芯片的功率密度，工作结温，以及长期工作的可靠性，同时提高了 IGBT芯片的电导调制效应以降低导通压降，同时又不提高空穴少子的注入效率，从而优化并降低了 IGBT芯片的导通压降与关断损耗的折中关系，实现了更低的功耗。为了实现上述专利技术目的，本专利技术具体提供了一种沟槽栅型IGBT芯片的技术实现方案，一种沟槽栅型IGBT芯片，包括至少一个元胞，元胞包括依次排列的集电极金属电极、P+集电极区、N-漂移区、P-基区、P+欧姆接触区、N+源极区、栅氧化层、多晶硅栅、发射 极金属电极和栅极金属电极，以及设置在P+欧姆接触区上方的发射极金属电极。沟槽栅型IGBT芯片的多晶硅栅采用沟槽栅结构。沟槽栅型IGBT芯片还包括N型载流子埋层，N型载流子埋层包括第一 N型载流子埋层，第一 N型载流子埋层位于P-基区的下方。为了实现上述专利技术目的，本专利技术还具体提供了另外一种沟槽栅型IGBT芯片的技术实现方案，包括至少一个元胞，元胞包括依次排列的集电极金属电极、P+集电极区、N-漂移区、P-基区、P+欧姆接触区、N+源极区、栅氧化层、多晶硅栅、发射极金属电极和栅极金属电极，以及设置在P+欧姆接触区上方的发射极金属电极。沟槽栅型IGBT芯片的多晶硅栅采用沟槽栅结构。沟槽栅型IGBT芯片还包括N型载流子埋层，N型载流子埋层包括第二 N型载流子埋层，第二 N型载流子埋层位于沟槽形的多晶硅栅底部的栅氧化层的下方。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，N型载流子埋层还包括第一 N型载流子埋层，第一 N型载流子埋层位于P-基区的下方。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，沟槽栅型IGBT芯片还包括介质埋层，介质埋层位于P-基区的下方外围，与第一 N型载流子埋层的交界处。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，沟槽栅型IGBT芯片还包括介质埋层，介质埋层位于第一 N型载流子埋层的下方，紧靠着第一 N型载流子埋层设置。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，N型载流子埋层的惨杂浓度为8E15/cm3 2E16/cm3。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，N型载流子埋层的结深为O. 5um 2um。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，第一N型载流子埋层的宽度与P-基区的宽度相同。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，第二N型载流子埋层的宽度与多晶硅栅的宽度相同。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，第一N型载流子埋层在芯片正面俯视方向上的形状与P-基区的形状相同。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，第二N型载流子埋层在芯片正面俯视方向上的形状与多晶硅栅的形状相同。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，第一N型载流子埋层在单个元胞范围内从芯片正面俯视方向上的形状为条形或方形或正六边形或圆形或三角形或任意多边形。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，第二N型载流子埋层在单个元胞范围内从芯片正面俯视方向上的形状为条形或方形或正六边形或圆形或三角形或任意多边形。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，沟槽栅型IGBT芯片还包括N缓冲层区，N缓冲层区位于N-漂移区和P+集电极区之间。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，沟槽栅型IGBT芯片的衬底材料为包括Si半导体材料或SiC或GaN或金刚石在内的宽禁带半导体材料。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，衬底材料的掺杂浓度为 8E12/cm3 5E14/cm3。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，衬底材料的厚度为 60um 750um。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，介质埋层的材料为包括SiO2或氮氧化物在内的绝缘材料。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，介质埋层位于第一 N型载流子埋层内。作为本专利技术另一种沟槽栅型IGBT芯片技术方案的进一步改进，介质埋层的厚度为 O. Ium I. 5um。作为本专利技术本文档来自技高网...
【技术保护点】
一种沟槽栅型IGBT芯片，包括至少一个元胞，其特征在于，所述元胞包括：依次排列的集电极金属电极（40）、P+集电极区（12）、N？漂移区（10）、P？基区（13）、P+欧姆接触区（14）、N+源极区（15）、栅氧化层（20）、多晶硅栅（30）和栅极金属电极（42），以及设置在所述P+欧姆接触区（14）上方的发射极金属电极（41）；所述沟槽栅型IGBT芯片的多晶硅栅（30）采用沟槽栅结构；所述沟槽栅型IGBT芯片还包括N型载流子埋层，所述N型载流子埋层包括第一N型载流子埋层（16），所述第一N型载流子埋层（16）位于P？基区（13）的下方。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘国友，覃荣震，黄建伟，
申请(专利权)人：株洲南车时代电气股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。