栅极驱动电路和显示装置制造方法及图纸

本发明专利技术公开了栅极驱动电路和显示装置，所述栅极驱动电路包括受控于温控信号的多级栅极驱动单元，每级所述栅极驱动单元包括：主电路，用于根据第一输入信号、第二输入信号以及时钟信号产生第一栅极驱动信号和下拉控制信号；辅助电路，用于在温控信号有效时根据第一输入信号、第二输入信号、时钟信号以及下拉控制信号产生第二栅极驱动信号，第二栅极驱动信号叠加在第一栅极驱动信号上形成栅极驱动信号，栅极驱动电路的工作环境温度不低于设定阈值时温控信号无效，栅极驱动电路的工作环境温度低于设定阈值时温控信号有效。本发明专利技术显示装置能够在实现窄边框的同时具有高可靠性，从而能够应用于工控车载等对可靠性要求较高的领域。

【技术实现步骤摘要】
栅极驱动电路和显示装置
本专利技术涉及显示
，尤其涉及栅极驱动电路和显示装置。
技术介绍
显示装置一般包括显示面板、栅极驱动电路和源极驱动电路。其中，显示面板包括由多个像素单元形成的像素阵列，每个像素单元包含一个薄膜晶体管。在该像素阵列中，位于同一行的像素单元中的薄膜晶体管的栅极通过同一条扫描线与栅极驱动电路相连，栅极驱动电路通过多条扫描线逐行选通像素阵列中的各行像素单元；位于同一列的像素单元中的薄膜晶体管的源极或漏极通过同一条数据线与源极驱动电路相连，源极驱动电路通过多条数据线对各列像素单元施加灰阶电压，从而使显示面板呈现图像。随着显示装置的发展，人们对实现窄边框化的显示装置的需求也越来越高。为了实现显示装置的窄边框，通常采用集成栅极驱动技术(GateDriverInArray,GIA)，即将栅极驱动电路与显示面板集成于同一基板上，这种技术不仅能够减少数以千计的走线、使显示装置更加对称和紧凑，还能降低成本、提高显示面板的分辨率和弯折度。然而，在GIA技术中，栅极驱动电路易因环境的影响而导致不稳定，例如在低温环境下工作时，栅极驱动电路中的晶体管(例如薄膜晶体管)的阈值电压会发生漂移而导致电路不工作。因此，现有的GIA技术只能应用于对可靠性要求不高的消费产品中，而无法应用于对电路可靠性和稳定性具有高要求的领域(例如工控车载系统领域)。鉴于以上所述，有必要提供一种具备可靠性与稳定性的、且可实现较窄边框的栅极驱动电路和显示装置。
技术实现思路
本专利技术要解决的主要技术问题是提供一种具备可靠性与稳定性的可实现较窄边框的栅极驱动电路和显示装置。根据本专利技术的一方面，提供了一种栅极驱动电路，其特征在于，所述栅极驱动电路包括受控于温控信号的多级栅极驱动单元，每级所述栅极驱动单元包括：主电路，其用于根据第一输入信号、第二输入信号以及时钟信号产生第一栅极驱动信号和下拉控制信号；以及辅助电路，其用于在所述温控信号有效时根据所述第一输入信号、所述第二输入信号、所述时钟信号以及所述下拉控制信号产生第二栅极驱动信号，所述主电路的用于提供所述第一栅极驱动信号的输出端与所述辅助电路的用于提供所述第二栅极驱动信号的输出端相连以使所述第二栅极驱动信号叠加在所述第一栅极驱动信号上形成本级栅极驱动单元的栅极驱动信号，当所述栅极驱动电路的工作环境温度不低于设定阈值时，所述温控信号无效，当所述栅极驱动电路的工作环境温度低于所述设定阈值时，所述温控信号有效。优选地，所述辅助电路包括辅助输入模块、辅助下拉模块以及辅助输出模块，所述辅助下拉模块、所述辅助输出模块与所述辅助输入模块在第一节点处相连，所述辅助输入模块用于根据所述第一输入信号、所述第二输入信号以及所述温控信号提供所述第一节点的电压，所述辅助下拉模块用于根据所述下拉控制信号控制所述第一节点的电压，所述辅助输出模块用于根据所述第一节点的电压、所述下拉控制信号以及所述时钟信号产生所述第二栅极驱动信号。优选地，所述辅助输入模块包括第一晶体管和第二晶体管，所述第一晶体管的第一通路端接收所述温控信号，所述第一晶体管的第二通路端、所述第二晶体管的第一通路端与所述第一节点相连，所述第二晶体管的第二通路端接收第一低供电电压，所述第一晶体管和所述第二晶体管的控制端分别接收所述第一输入信号和所述第二输入信号。优选地，所述辅助下拉模块包括第三晶体管，所述第三晶体管的控制端接收所述下拉控制信号，所述第三晶体管的第一通路端与所述第一节点相连，所述第三晶体管的第二通路端接收所述第二低供电电压。优选地，所述辅助输出模块包括第四晶体管和第一电容，所述第一电容的一端、所述第四晶体管的控制端与所述第一节点相连，所述第四晶体管的第一通路端与所述第一电容的另一端相连并输出所述第二栅极驱动信号，所述第四晶体管的第二通路端接收所述时钟信号。优选地，所述主电路包括主输入模块、下拉控制模块、主下拉模块以及主输出模块，所述下拉控制模块、所述主下拉模块、所述主输出模块与所述主输入模块在第二节点处相连，所述主输入模块用于根据所述第一输入信号和所述第二输入信号提供所述第二节点的电压，所述下拉控制模块用于根据所述第二节点的电压产生所述下拉控制信号，所述主下拉模块用于根据所述下拉控制信号控制所述第二节点的电压，所述主输出模块用于根据所述第二节点的电压、所述下拉控制信号以及所述时钟信号产生所述第一栅极驱动信号和传递信号。优选地，所述主输入模块包括第五晶体管和第六晶体管，所述第五晶体管的第一通路端接收第一高供电电压，所述第五晶体管的第二通路端、所述第六晶体管的第一通路端与所述第二节点相连，所述第六晶体管的第二通路端接收第三低供电电压，所述第五晶体管的控制端接收所述第一输入信号，所述第六晶体管的控制端接收所述第二输入信号；所述下拉控制模块包括第七晶体管至第十晶体管，所述第八晶体管的第一通路端、所述第七晶体管的第一通路端以及所述第七晶体管的控制端接收第二高供电电压，所述第八晶体管的第二通路端与所述第十晶体管的第一通路端相连并输出所述下拉控制信号，所述第七晶体管的第二通路端、所述第九晶体管的第一通路端以及所述第八晶体管的控制端相连，所述第九晶体管的控制端、所述第十晶体管的控制端与所述第二节点相连，所述第九晶体管的第二通路端与所述第十晶体管的第二通路端接收所述第二低供电电压；所述主下拉模块包括第十一晶体管，所述第十一晶体管的第一通路端与所述第二节点相连，所述第十一晶体管的第二通路端接收所述第二低供电电压，所述第十一晶体管的控制端接收所述下拉控制信号；以及所述主输出模块包括第十二晶体管至第十五晶体管以及第二电容，所述第十二晶体管的控制端、所述第十三晶体管的控制端以及所述第二电容的一端与所述第二节点相连，所述第十二晶体管的第一通路端、所述第二电容的另一端以及所述第十四晶体管的第一通路端相连并输出所述第一栅极驱动信号，所述第十三晶体管的第一通路端与所述第十五晶体管的第一通路端相连并输出本级栅极驱动单元的所述传递信号，所述第十四晶体管的第二通路端、所述第十五晶体管的第二通路端相连并接收所述第二低供电电压，所述第十四晶体管的控制端和所述第十五晶体管的控制端接收所述下拉控制信号，所述第十二晶体管的第二通路端与所述第十三晶体管的第二通路端相连并接收所述时钟信号。优选地，所述栅极驱动电路包括n级所述栅极驱动单元，n为非零自然数，第一级栅极驱动单元的所述前级输入端接收的所述第一输入信号等于前级启动信号之一，第二级栅极驱动单元的所述前级输入端接收的所述第一输入信号等于所述前级启动信号之一，第p级栅极驱动单元的所述前级输入端接收的所述第一输入信号等于第p-2级栅极驱动单元的所述传递信号或所述栅极驱动信号，p为大于等于3且小于等于n的自然数，第n级栅极驱动单元的所述后级输入端接收的所述第二输入信号等于后级启动信号之一，第n-1级栅极驱动单元的所述后级输入端接收的所述第二输入信号等于所述后级启动信号之一，第k级栅极驱动单元的所述后级输入端接收的所述第二输入信号等于第k+2级栅极驱动单元的所述传递信号或所述栅极驱动信号，k为大于等于1且小于等于n-2的自然数。优选地，在每级栅极驱动单元中，在第一阶段，所述时钟信号为低电平，所述第一输入信号为高电平、所述第二输入信号为低电平；在第二本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其特征在于，所述栅极驱动电路包括受控于温控信号的多级栅极驱动单元，每级所述栅极驱动单元包括：主电路，其用于根据第一输入信号、第二输入信号以及时钟信号产生第一栅极驱动信号和下拉控制信号；以及辅助电路，其用于在所述温控信号有效时根据所述第一输入信号、所述第二输入信号、所述时钟信号以及所述下拉控制信号产生第二栅极驱动信号，所述主电路的用于提供所述第一栅极驱动信号的输出端与所述辅助电路的用于提供所述第二栅极驱动信号的输出端相连以使所述第二栅极驱动信号叠加在所述第一栅极驱动信号上形成本级栅极驱动单元的栅极驱动信号，当所述栅极驱动电路的工作环境温度不低于设定阈值时，所述温控信号无效，当所述栅极驱动电路的工作环境温度低于所述设定阈值时，所述温控信号有效。

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括受控于温控信号的多级栅极驱动单元，每级所述栅极驱动单元包括：主电路，其用于根据第一输入信号、第二输入信号以及时钟信号产生第一栅极驱动信号和下拉控制信号；以及辅助电路，其用于在所述温控信号有效时根据所述第一输入信号、所述第二输入信号、所述时钟信号以及所述下拉控制信号产生第二栅极驱动信号，所述主电路的用于提供所述第一栅极驱动信号的输出端与所述辅助电路的用于提供所述第二栅极驱动信号的输出端相连以使所述第二栅极驱动信号叠加在所述第一栅极驱动信号上形成本级栅极驱动单元的栅极驱动信号，当所述栅极驱动电路的工作环境温度不低于设定阈值时，所述温控信号无效，当所述栅极驱动电路的工作环境温度低于所述设定阈值时，所述温控信号有效。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述辅助电路包括辅助输入模块、辅助下拉模块以及辅助输出模块，所述辅助下拉模块、所述辅助输出模块与所述辅助输入模块在第一节点处相连，所述辅助输入模块用于根据所述第一输入信号、所述第二输入信号以及所述温控信号提供所述第一节点的电压，所述辅助下拉模块用于根据所述下拉控制信号控制所述第一节点的电压，所述辅助输出模块用于根据所述第一节点的电压、所述下拉控制信号以及所述时钟信号产生所述第二栅极驱动信号。3.根据权利要求2所述的栅极驱动电路，其特征在于，所述辅助输入模块包括第一晶体管和第二晶体管，所述第一晶体管的第一通路端接收所述温控信号，所述第一晶体管的第二通路端、所述第二晶体管的第一通路端与所述第一节点相连，所述第二晶体管的第二通路端接收第一低供电电压，所述第一晶体管和所述第二晶体管的控制端分别接收所述第一输入信号和所述第二输入信号。4.根据权利要求2所述的栅极驱动电路，其特征在于，所述辅助下拉模块包括第三晶体管，所述第三晶体管的控制端接收所述下拉控制信号，所述第三晶体管的第一通路端与所述第一节点相连，所述第三晶体管的第二通路端接收所述第二低供电电压。5.根据权利要求2所述的栅极驱动电路，其特征在于，所述辅助输出模块包括第四晶体管和第一电容，所述第一电容的一端、所述第四晶体管的控制端与所述第一节点相连，所述第四晶体管的第一通路端与所述第一电容的另一端相连并输出所述第二栅极驱动信号，所述第四晶体管的第二通路端接收所述时钟信号。6.根据权利要求1所述的栅极驱动电路，其特征在于，所述主电路包括主输入模块、下拉控制模块、主下拉模块以及主输出模块，所述下拉控制模块、所述主下拉模块、所述主输出模块与所述主输入模块在第二节点处相连，所述主输入模块用于根据所述第一输入信号和所述第二输入信号提供所述第二节点的电压，所述下拉控制模块用于根据所述第二节点的电压产生所述下拉控制信号，所述主下拉模块用于根据所述下拉控制信号控制所述第二节点的电压，所述主输出模块用于根据所述第二节点的电压、所述下拉控制信号以及所述时钟信号产生所述第一栅极驱动信号和传递信号。7.根据权利要求6所述的栅极驱动电路，其特征在于，所述主输入模块包括第五晶体管和第六晶体管，所述第五晶体管的第一通路端接收第一高供电电压，所述第五晶体管的...

【专利技术属性】
技术研发人员：李海波，郑会龙，邹忠飞，陈尧，
申请(专利权)人：昆山龙腾光电有限公司，
类型：发明
国别省市：江苏,32