扫描单元、栅极驱动电路制造技术

本发明专利技术实施例公开了一种扫描单元及栅极驱动电路，该扫描单元在应用于正向扫描的栅极驱动电路时，第一电压端为高电平，第二电压端为低电平，第一控制端输入触发信号，第一扫描单元在第一控制端为高电位时，使得控制节点为高电位，控制第一控制模块工作，使得第三电压端与第一下拉节点接通，将第一下拉节点的电位拉低，并维持低电位，从而在第一控制端通过第一输入模块将第一上拉节点的电位拉高的过程中，第三电压端的电压不会对第一上拉节点的电位造成影响，并在第一上拉节点电位拉高后，第一输出端输出高电平信号时，通过第二控制模块将控制节点的电位拉低，提高扫描单元的稳定性，提高包括该扫描单元的栅极驱动电路的稳定性。

Scanning unit and gate drive circuit

The embodiment of the invention discloses a scanning unit and the gate drive circuit, the scanning unit of the gate drive circuit is applied to the scan, the first voltage is high, the second voltage is low, the first control input trigger signal, a first scanning unit in the first control end for high potential, the the control node is a high potential, control of the first control module, the third voltage terminal is connected with the first node will drop, drop the low potential of the first node, and maintain a low potential, resulting in the first control end through the first input module will pull high potential of the first node to pull in voltage, not third voltage terminal the impact on the first pull-up node potential, and the first pull-up node potential pulled after the first output end outputs a high level signal, the second control module The potential of the control node is lowered, the stability of the scanning unit is improved, and the stability of the gate drive circuit including the scanning unit is improved.

【技术实现步骤摘要】
扫描单元、栅极驱动电路
本专利技术涉及显示驱动
，尤其涉及一种扫描单元以及包括一种包括该扫描单元的栅极驱动电路。
技术介绍
随着电子技术的发展，显示装置已被广泛应用于各领域的电子产品中，成为人们生活和工作不可或缺的一部分，如电视、手机、电脑、个人数字助理等。现有的显示装置中，显示装置包括栅极驱动电路，栅极驱动电路主要用于扫描多级栅极线，以通过扫描栅极线而对于各栅极线电连接的像素阵列进行扫描，进而配合其他线路结构进行显示。因此，如何提高栅极驱动电路的稳定性成为开发者现今主要研究趋势之一。
技术实现思路
为解决上述技术问题，本专利技术实施例提供了一种扫描单元以及一种包括该扫描单元的栅极驱动电路，以提高栅极驱动电路的稳定性。为解决上述问题，本专利技术实施例提供了如下技术方案：一种扫描单元，所述扫描单元包括：第一扫描单元、第二扫描单元和控制节点、第一电压端、第二电压端、第三电压端，所述第一扫描单元包括：第一输入模块、第一上拉控制模块、第二上拉控制模块、第一生成模块、第一下拉控制模块、第二下拉控制模块、第一控制模块、第二控制模块、第一输出模块、第一上拉节点、第一下拉节点和第一控制端、第二控制端、第一信号端、第一时钟信号端、第一输出端；所述第二扫描单元包括：第二输入模块、第三上拉控制模块、第四上拉控制模块、第二生成模块、第三下拉控制模块、第四下拉控制模块、第三控制模块、第四控制模块、第二上拉节点、第二下拉节点、第二输出模块和第三控制端、第四控制端、第二信号端、第二时钟信号端；其中，所述第一输入模块响应于所述第一控制端的信号控制所述第一电压端与所述第一上拉节点之间的接通状态以及所述第一电压端与所述控制节点之间的接通状态，并响应于所述第二控制端的信号控制所述第二电压端与所述第一上拉节点之间的接通状态，所述第一电压端和所述第二电压端输出信号的电平相反；所述第一上拉控制模块响应于所述第一上拉节点的信号控制所述第一下拉节点与所述第三电压端之间的接通状态以及所述第三电压端与所述第一生成模块之间的接通状态；所述第二上拉控制模块响应于所述第二上拉节点的信号控制所述第三电压端与所述第一生成模块之间的接通状态；所述第一生成模块在所述第三电压端和所述第一生成模块不接通时，响应于所述第一信号端的信号控制所述第一信号端与所述第一下拉节点之间的接通状态；所述第一下拉控制模块响应于所述第一下拉节点的信号控制所述第三电压端和所述第一上拉节点之间的接通状态、所述第三电压端和所述第一输出端之间的接通状态以及所述第三电压端和所述控制节点之间的接通状态；所述第二下拉控制模块响应于所述第二下拉节点的信号控制所述第三电压端和所述第一上拉节点之间的接通状态以及所述第三电压端和所述第一输出端之间的接通状态；所述第一控制模块响应于所述控制节点的信号控制所述第三电压端和所述第一下拉节点之间的接通状态；所述第二控制模块响应于所述第一输出端的信号控制所述第三电压端和所述控制节点之间的接通状态；所述第一输出模块响应于所述第一上拉节点的信号控制所述第一时钟信号端与所述第一输出端之间的接通状态；所述第二输入模块响应于所述第三控制端的信号控制所述第一电压端与所述第二上拉节点之间的接通状态，并响应于所述第四控制端的信号控制所述第二电压端与所述第二上拉节点之间的接通状态以及所述第二电压端与所述控制节点之间的接通状态；所述第三上拉控制模块响应于所述第二上拉节点的信号控制所述第三电压端和所述第二下拉节点之间的接通状态以及所述第三电压端与所述第二生成模块之间的接通状态；所述第四上拉控制模块响应于所述第一上拉节点的信号控制所述第二生成模块与所述第三电压端之间的接通状态；所述第二生成模块在所述第三电压端与所述第二生成模块不接通时，响应于所述第二信号端的信号控制所述第二信号端与所述第二下拉节点之间的接通状态；所述第三下拉控制模块响应于所述第二下拉节点的信号控制所述第三电压端和所述第二上拉节点之间的接通状态、所述第三电压端和所述第二输出端的接通状态以及所述第三电压端和所述控制节点之间的接通状态；所述第四下拉控制模块响应于所述第一下拉节点的信号控制所述第三电压端和所述第二上拉节点之间的接通状态以及所述第三电压端和所述第二输出端之间的接通状态；所述第三控制模块响应于所述控制节点的信号控制所述第三电压端和所述第二下拉节点之间的接通状态；所述第四控制模块响应于所述第二输出端的信号控制所述第三电压端和所述控制节点之间的接通状态；所述第二输出模块响应于所述第二上拉节点的信号控制所述第二时钟信号端与所述第二输出端之间的接通状态。本专利技术实施例所提供的扫描单元，在应用于正向扫描的栅极驱动电路中，所述第一电压端为高电平，所述第二电压端为低电平，所述第一控制端输入触发信号，所述第一扫描单元通过所述第一控制模块、第二控制模块和所述控制节点，在所述第一控制端为高电位时，使得所述控制节点为高电位，控制所述第一控制模块工作，使得所述第三电压端与所述第一下拉节点接通，将所述第一下拉节点的电位拉低，并维持低电位，从而在所述第一控制端通过所述第一输入模块将所述第一上拉节点的电位拉高的过程中，所述第三电压端的电压不会对所述第一上拉节点的电位造成影响，并在所述第一上拉节点电位拉高后，所述第一输出端输出高电平信号时，通过所述第二控制模块将所述控制节点的电位拉低，提高扫描单元的稳定性，提高包括该扫描单元的栅极驱动电路的稳定性。所述扫描单元在应用于反向扫描的栅极驱动电路中，所述第一电压端为低电平，所述第二电压端为高电平，所述第四控制端输入触发信号，所述第二扫描单元通过所述第三控制模块、所述第四控制模块和所述控制节点，在所述第四控制端输入高电平时，使得所述控制节点为高电位，控制所述第三控制模块工作，使得所述第三电压端与所述第二下拉节点接通，将所述第二下拉节点的电位拉低，并维持低电位，从而在所述第四控制端通过所述第二输入模块将所述第二上拉节点的电位拉高的过程中，所述第三电压端的电压不会对所述第二上拉节点的电位造成影响，并在所述第二上拉节点的电位拉高后，所述第二输出端输出高电平时，通过所述第四控制模块将所述控制节点的电位拉低，提高所述扫描单元的稳定性，进而提高包括该扫描单元的栅极驱动电路的稳定性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术一个实施例所提供的扫描单元的结构示意图；图2为本专利技术一个实施例所提供的扫描单元的具体结构示意图；图3为本专利技术另一个实施例所提供的扫描单元的具体结构示意图；图4为晶体管的漏电流随栅极和漏极之间电压差的变化曲线示意图；图5为本专利技术又一个实施例所提供的扫描单元的具体结构示意图；图6为本专利技术另一个实施例所提供的扫描单元的结构示意图；图7为本专利技术另一个实施例所提供的扫描单元的具体结构示意图；图8为本专利技术一个实施例所提供的扫描单元工作时部分节点的时序图；图9为本专利技术一个实施例所提供的栅极驱动电路中不同扫描单元级联的结构示意图；图10为本专利技术另一个实施例所提供的栅极驱动电路中不同扫描单元级联本文档来自技高网...

【技术保护点】
一种扫描单元，其特征在于，所述扫描单元包括：第一扫描单元、第二扫描单元和控制节点、第一电压端、第二电压端、第三电压端，所述第一扫描单元包括：第一输入模块、第一上拉控制模块、第二上拉控制模块、第一生成模块、第一下拉控制模块、第二下拉控制模块、第一控制模块、第二控制模块、第一输出模块、第一上拉节点、第一下拉节点和第一控制端、第二控制端、第一信号端、第一时钟信号端、第一输出端；所述第二扫描单元包括：第二输入模块、第三上拉控制模块、第四上拉控制模块、第二生成模块、第三下拉控制模块、第四下拉控制模块、第三控制模块、第四控制模块、第二上拉节点、第二下拉节点、第二输出模块和第三控制端、第四控制端、第二信号端、第二时钟信号端；其中，所述第一输入模块响应于所述第一控制端的信号控制所述第一电压端与所述第一上拉节点之间的接通状态以及所述第一电压端与所述控制节点之间的接通状态，并响应于所述第二控制端的信号控制所述第二电压端与所述第一上拉节点之间的接通状态，所述第一电压端和所述第二电压端输出信号的电平相反；所述第一上拉控制模块响应于所述第一上拉节点的信号控制所述第一下拉节点与所述第三电压端之间的接通状态以及所述第三电压端与所述第一生成模块之间的接通状态；所述第二上拉控制模块响应于所述第二上拉节点的信号控制所述第三电压端与所述第一生成模块之间的接通状态；所述第一生成模块在所述第三电压端和所述第一生成模块不接通时，响应于所述第一信号端的信号控制所述第一信号端与所述第一下拉节点之间的接通状态；所述第一下拉控制模块响应于所述第一下拉节点的信号控制所述第三电压端和所述第一上拉节点之间的接通状态、所述第三电压端和所述第一输出端之间的接通状态以及所述第三电压端和所述控制节点之间的接通状态；所述第二下拉控制模块响应于所述第二下拉节点的信号控制所述第三电压端和所述第一上拉节点之间的接通状态以及所述第三电压端和所述第一输出端之间的接通状态；所述第一控制模块响应于所述控制节点的信号控制所述第三电压端和所述第一下拉节点之间的接通状态；所述第二控制模块响应于所述第一输出端的信号控制所述第三电压端和所述控制节点之间的接通状态；所述第一输出模块响应于所述第一上拉节点的信号控制所述第一时钟信号端与所述第一输出端之间的接通状态；所述第二输入模块响应于所述第三控制端的信号控制所述第一电压端与所述第二上拉节点之间的接通状态，并响应于所述第四控制端的信号控制所述第二电压端与所述第二上拉节点之间的接通状态以及所述第二电压端与所述控制节点之间的接通状态；所述第三上拉控制模块响应于所述第二上拉节点的信号控制所述第三电压端和所述第二下拉节点之间的接通状态以及所述第三电压端与所述第二生成模块之间的接通状态；所述第四上拉控制模块响应于所述第一上拉节点的信号控制所述第二生成模块与所述第三电压端之间的接通状态；所述第二生成模块在所述第三电压端与所述第二生成模块不接通时，响应于所述第二信号端的信号控制所述第二信号端与所述第二下拉节点之间的接通状态；所述第三下拉控制模块响应于所述第二下拉节点的信号控制所述第三电压端和所述第二上拉节点之间的接通状态、所述第三电压端和所述第二输出端之间的接通状态以及所述第三电压端和所述控制节点之间的接通状态；所述第四下拉控制模块响应于所述第一下拉节点的信号控制所述第三电压端和所述第二上拉节点之间的接通状态以及所述第三电压端和所述第二输出端之间的接通状态；所述第三控制模块响应于所述控制节点的信号控制所述第三电压端和所述第二下拉节点间的接通状态；所述第四控制模块响应于所述第二输出端的信号控制所述第三电压端和所述控制节点之间的接通状态；所述第二输出模块响应于所述第二上拉节点的信号控制所述第二时钟信号端与所述第二输出端之间的接通状态。...

【技术特征摘要】
1.一种扫描单元，其特征在于，所述扫描单元包括：第一扫描单元、第二扫描单元和控制节点、第一电压端、第二电压端、第三电压端，所述第一扫描单元包括：第一输入模块、第一上拉控制模块、第二上拉控制模块、第一生成模块、第一下拉控制模块、第二下拉控制模块、第一控制模块、第二控制模块、第一输出模块、第一上拉节点、第一下拉节点和第一控制端、第二控制端、第一信号端、第一时钟信号端、第一输出端；所述第二扫描单元包括：第二输入模块、第三上拉控制模块、第四上拉控制模块、第二生成模块、第三下拉控制模块、第四下拉控制模块、第三控制模块、第四控制模块、第二上拉节点、第二下拉节点、第二输出模块和第三控制端、第四控制端、第二信号端、第二时钟信号端；其中，所述第一输入模块响应于所述第一控制端的信号控制所述第一电压端与所述第一上拉节点之间的接通状态以及所述第一电压端与所述控制节点之间的接通状态，并响应于所述第二控制端的信号控制所述第二电压端与所述第一上拉节点之间的接通状态，所述第一电压端和所述第二电压端输出信号的电平相反；所述第一上拉控制模块响应于所述第一上拉节点的信号控制所述第一下拉节点与所述第三电压端之间的接通状态以及所述第三电压端与所述第一生成模块之间的接通状态；所述第二上拉控制模块响应于所述第二上拉节点的信号控制所述第三电压端与所述第一生成模块之间的接通状态；所述第一生成模块在所述第三电压端和所述第一生成模块不接通时，响应于所述第一信号端的信号控制所述第一信号端与所述第一下拉节点之间的接通状态；所述第一下拉控制模块响应于所述第一下拉节点的信号控制所述第三电压端和所述第一上拉节点之间的接通状态、所述第三电压端和所述第一输出端之间的接通状态以及所述第三电压端和所述控制节点之间的接通状态；所述第二下拉控制模块响应于所述第二下拉节点的信号控制所述第三电压端和所述第一上拉节点之间的接通状态以及所述第三电压端和所述第一输出端之间的接通状态；所述第一控制模块响应于所述控制节点的信号控制所述第三电压端和所述第一下拉节点之间的接通状态；所述第二控制模块响应于所述第一输出端的信号控制所述第三电压端和所述控制节点之间的接通状态；所述第一输出模块响应于所述第一上拉节点的信号控制所述第一时钟信号端与所述第一输出端之间的接通状态；所述第二输入模块响应于所述第三控制端的信号控制所述第一电压端与所述第二上拉节点之间的接通状态，并响应于所述第四控制端的信号控制所述第二电压端与所述第二上拉节点之间的接通状态以及所述第二电压端与所述控制节点之间的接通状态；所述第三上拉控制模块响应于所述第二上拉节点的信号控制所述第三电压端和所述第二下拉节点之间的接通状态以及所述第三电压端与所述第二生成模块之间的接通状态；所述第四上拉控制模块响应于所述第一上拉节点的信号控制所述第二生成模块与所述第三电压端之间的接通状态；所述第二生成模块在所述第三电压端与所述第二生成模块不接通时，响应于所述第二信号端的信号控制所述第二信号端与所述第二下拉节点之间的接通状态；所述第三下拉控制模块响应于所述第二下拉节点的信号控制所述第三电压端和所述第二上拉节点之间的接通状态、所述第三电压端和所述第二输出端之间的接通状态以及所述第三电压端和所述控制节点之间的接通状态；所述第四下拉控制模块响应于所述第一下拉节点的信号控制所述第三电压端和所述第二上拉节点之间的接通状态以及所述第三电压端和所述第二输出端之间的接通状态；所述第三控制模块响应于所述控制节点的信号控制所述第三电压端和所述第二下拉节点间的接通状态；所述第四控制模块响应于所述第二输出端的信号控制所述第三电压端和所述控制节点之间的接通状态；所述第二输出模块响应于所述第二上拉节点的信号控制所述第二时钟信号端与所述第二输出端之间的接通状态。2.根据权利要求1所述的扫描单元，其特征在于，所述第三电压端包括第一子电压端和第二子电压端，其中，所述第二子电压端的电压小于或等于所述第一子电压端的电压。3.根据权利要求2所述的扫描单元，其特征在于，所述第一下拉控制模块包括：第四晶体管、第五晶体管和第四十八晶体管，其中，所述第四晶体管的控制端电连接所述第一下拉节点，第一端电连接所述第一上拉节点，第二端电连接所述第二子电压端；所述第五晶体管的控制端电连接所述第一下拉节点，第一端电连接所述第一输出端，第二端电连接所述第一子电压端；所述第四十八晶体管的控制端电连接所述第一下拉节点，第一端电连接所述控制节点，第二端电连接所述第二子电压端；所述第二下拉控制模块包括：第六晶体管和第七晶体管；其中，所述第六晶体管的控制端电连接至所述第二下拉节点，第一端电连接至所述第一上拉节点，第二端电连接至所述第二子电压端；所述第七晶体管的控制端电连接至所述第二下拉节点，第一端电连接至所述第一输出端，第二端电连接所述第一子电压端。4.根据权利要求2所述的扫描单元，其特征在于，所述第三下拉控制模块包括：第十七晶体管、第十六晶体管和第五十一晶体管，其中，所述第十七晶体管的控制端电连接所述第二下拉节点，第一端电连接所述第二上拉节点，第二端电连接所述第二子电压端；所述第十六晶体管的控制端电连接所述第二下拉节点，第一端电连接所述第二输出端，第二端电连接所述第一子电压端；所述第五十一晶体管的控制端电连接所述第二下拉节点，第一端电连接所述控制节点，第二端电连接所述第二子电压端；所述第四下拉控制模块包括第十五晶体管和第十三晶体管，其中，所述第十五晶体管的控制端电连接至所述第一下拉节点，第一端电连接至所述第二上拉节点，第二端电连接至所述第二子电压端；所述第十三晶体管的控制端电连接至所述第一下拉节点，第一端电连接至所述第二输出端，第二端电连接至所述第一子电压端。5.根据权利要求2所述的扫描单元，其特征在于，所述第一输出模块包括：第八晶体管和第一电容，所述第八晶体管的控制端电连接所述第一上拉节点，第一端连接所述第一时钟信号端，第二端电连接所述第一输出端；所述第一电容的第一端电连接所述第一上拉节点，第二端电连接所述第一输出端。6.根据权利要求2所述的所述扫描单元，其特征在于，所述第二输出模块包括：第十四晶体管和第二电容，所述第十四晶体管的控制端电连接所述第二上拉节点，第一端电连接所述第二时钟信号端，第二端电连接所述第二输出端；所述第二电容第一端电连接所述第二上拉节点，第二端电连接所述第二输出端。7.根据权利要求2所述的扫描单元，其特征在于，所述第一输出端包括：第一子输出端和第二子输出端，所述第二输出端包括第三子输出端和第四子输出端。8.根据权利要求7所述的扫描单元，其特征在于，所述第一下拉控制模块包括：第四晶体管、第五晶体管、第四十八晶体管和第四十一晶体管，其中，所述第四晶体管的控制端电连接所述第一下拉节点，第一端电连接所述第一上拉节点，第二端电连接所述第二子电压端；所述第五晶体管的控制端电连接所述第一下拉节点，第一端电连接所述第一子输出端，第二端电连接所述第一子电压端；所述第四十八晶体管的控制端电连接所述第一下拉节点，第一端电连接所述控制节点，第二端电连接所述第二子电压端；所述第四十一晶体管的控制端电连接所述第一下拉节点，第一端电连接所述第二子输出端，第二端电连接所述第二子电压端；所述第二下拉控制模块包括：第六晶体管、第七晶体管、第四十晶体管；其中，所述第六晶体管的控制端电连接至所述第二下拉节点，第一端电连接至所述第一上拉节点，第二端电连接至所述第二子电压端；所述第七晶体管的控制端电连接至所述第二下拉节点，第一端电连接至所述第一子输出端，第二端电连接所述第一子电压端；所述第四十晶体管的控制端电连接至所述第二下拉节点，第一端电连接至所述第二子输出端，第二端电连接至所述第二子电压端。9.根据权利要求7所述的扫描单元，其特征在于，所述第三下拉控制模块包括：包括：第十七晶体管、第十六晶体管、第五十一晶体管和第四十三晶体管，其中，所述第十七晶体管的控制端电连接所述第二下拉节点，第一端电连接所述第二上拉节点，第二端电连接所述第二子电...

【专利技术属性】
技术研发人员：卞华峰，曹兆铿，
申请(专利权)人：上海天马微电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海,31