移位寄存器单元及其驱动方法、栅极驱动电路和显示装置制造方法及图纸

本发明专利技术提供了一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。所述移位寄存器单元包括：输入模块；复位模块；下拉节点控制模块；存储模块；栅极驱动信号输出模块；以及，上拉节点电位维持模块，分别与栅极驱动信号输出端和上拉节点连接，用于当所述栅极驱动信号输出端输出高电平时维持所述上拉节点的电位为高电平。本发明专利技术通过栅极驱动信号的反馈作用，对移位寄存器单元内部的上拉节点的电位进行控制和补偿，从而实现栅极驱动信号稳定的输出，保证正常的显示。

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
本专利技术涉及显示驱动
，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。
技术介绍
目前，利用移位寄存器原理的栅极驱动技术被广泛应用，通过电路单元实现栅极驱动，不仅可以节省空间，实现窄边框设计，而且减少绑定工序，节约成本，提高良率及产能。然而，栅极驱动电路稳定性是实现正常显示的关键因素，由于栅极驱动电路是由基本的移位寄存器单元级联而成，基本的移位寄存器单元单元的输出信号受控于上拉节点PU和时钟信号CLK，信号噪声和TFT(ThinFilmTransistor，薄膜晶体管)漏电流都可能造成移位寄存器单元的错误输出。
技术实现思路
本专利技术的主要目的在于提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置，解决现有的移位寄存器无法在所述栅极驱动信号输出端的反馈作用下维持内部节点的电位，从而不能提高栅极驱动信号输出稳定性的问题。为了达到上述目的，本专利技术提供一种移位寄存器单元，包括：移位寄存器单元，其特征在于，包括：输入模块，分别与信号输入端、第一电压端和上拉节点连接；复位模块，分别与复位端、第二电压端和所述上拉节点连接；下拉节点控制模块，分别与所述上拉节点、下拉节点、所述第一电压端和第三电压端连接；存储模块，第一端与所述上拉节点连接，第二端与栅极驱动信号输出端连接；栅极驱动信号输出模块，分别与所述上拉节点、所述下拉节点、所述栅极驱动信号输出端、时钟信号输入端和所述第三电压端连接；以及，上拉节点电位维持模块，分别与所述栅极驱动信号输出端和所述上拉节点连接，用于当所述栅极驱动信号输出端输出高电平时维持所述上拉节点的电位为高电平。实施时，所述上拉节点电位维持模块包括：电位维持晶体管，其栅极与所述栅极驱动信号输出端连接，第一极与所述时钟信号输入端或所述第一电压端连接，第二极与所述上拉节点连接。实施时，所述下拉节点控制模块包括：第一下拉节点控制晶体管，其栅极和第一极都与所述第一电压端连接，第二极与所述下拉节点连接；以及，第二下拉节点控制晶体管，其栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极与所述第三电压端连接。实施时，所述下拉节点控制模块还包括：第三下拉节点控制晶体管，其栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极与所述第三电压端连接。实施时，所述输入模块包括：输入晶体管，其栅极与所述信号输入端连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；所述复位模块包括：复位晶体管，其栅极与所述复位端连接，第一极与所述上拉节点连接，第二极与所述第二电压端连接。实施时，所述栅极驱动信号输出模块包括：上拉晶体管，其栅极与所述上拉节点连接，第一极与所述时钟信号输入端连接，第二极与所述栅极驱动信号输出端连接；以及，下拉晶体管，其栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第三电压端连接；所述存储模块包括：存储电容，其第一端与所述上拉节点连接，第二端与栅极驱动信号输出端连接。实施时，所述第二电压端输入的第二电压小于所述第三电压端输入的第三电压。本专利技术还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，其特征在于，所述驱动方法包括：当栅极驱动信号输出端输出高电平时，上拉节点电位维持模块维持上拉节点的电位为高电平。实施时，所述驱动方法还包括：在每一显示周期，在输入阶段，输入模块控制上拉节点与第一电压端连接，第一电压端向存储模块充电，以将所述上拉节点的电位拉升为高电平，栅极驱动信号输出模块在所述上拉节点的控制下控制栅极驱动信号输出端与时钟信号输入端连接，以使得栅极驱动信号输出端输出低电平；在输出阶段，存储模块控制自举拉升所述上拉节点的电位，栅极驱动信号输出模块在所述上拉节点的控制下控制栅极驱动信号输出端与时钟信号输入端连接，以使得栅极驱动信号输出端输出高电平；在复位阶段，复位模块控制所述上拉节点与第二电压端连接，栅极驱动信号输出模块在所述上拉节点的控制下控制所述栅极驱动信号输出端不与所述时钟信号输入端连接，下拉节点控制模块控制下拉节点与第一电压端连接，栅极驱动信号输出模块在所述下拉节点的控制下控制所述栅极驱动信号输出端与第三电压端连接，以使得所述栅极驱动信号输出端输出低电平；在输出截止保持阶段，下拉节点控制模块继续控制下拉节点与第一电压端连接，栅极驱动信号输出模块在所述下拉节点的控制下继续控制所述栅极驱动信号输出端与第三电压端连接，以使得所述栅极驱动信号输出端持续输出低电平。本专利技术还提供了一种栅极驱动电路，其特征在于，包括多个级联的上述的移位寄存器单元。实施时，在正向扫描时，除了第一级移位寄存器单元之外，每一级移位寄存器单元的信号输入端都与相邻上一级移位寄存器单元的栅极驱动信号输出端连接；除了最后一级移位寄存器单元之外，每一级移位寄存器单元的复位端都与相邻下一级移位寄存器单元的栅极驱动信号输出端连接；在反向扫描时，除了最后一级移位寄存器单元之外，每一级移位寄存器单元的信号输入端都与相邻下一级移位寄存器单元的栅极驱动信号输出端连接；除了第一级移位寄存器单元之外，每一级移位寄存器单元的复位端都与相邻上一级移位寄存器单元的栅极驱动信号输出端连接。本专利技术还提供了一种显示装置，包括上述的栅极驱动电路。与现有技术相比，本专利技术所述的移位寄存器单元及其驱动方法、栅极驱动电路和显示装置通过栅极驱动信号的反馈作用，对移位寄存器单元内部的上拉节点的电位进行控制和补偿，从而实现栅极驱动信号稳定的输出，保证正常的显示。附图说明图1是本专利技术实施例所述的移位寄存器单元的结构图；图2是本专利技术另一实施例所述的移位寄存器单元的结构图；图3是本专利技术所述的移位寄存器单元的一具体实施例的电路图；图4是本专利技术所述的移位寄存器单元的该具体实施例的工作时序图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围本专利技术所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。如图1所示，本专利技术实施例所述的移位寄存器单元包括：输入模块111，分别与信号输入端Input、第一电压端VO1和上拉节点PU连接；复位模块112，分别与所述复位端Reset、第二电压端VO2和所述上拉节点PU连接；下拉节点控制模块12，分别与所述上拉节点PU、下拉节点PD、所述第一电压端VO1和第三电压端VO3连接；存储模块13，第一端与所述上拉节点PU连接，第二端与栅极驱动信号输出端Output连接；栅极驱动信号输出模块15，分别与所述上拉节点PU、所述下拉节点PD、所述栅极驱动信号输出端Output、时钟信号输入端CLK和第三电压端VO3连接；以及，上拉节点电位维持模块14，分别与所述栅极驱动信号输出端Output和所述上拉节点PU连接，用于当所述栅极驱动信号输出端Output输出高电平时维持所述上拉节点PU的电位为高电平。本专利技术实施例所述的移位寄存器单元通过采用上拉节点电位维持模块14在所述栅极驱动信号输出端Output输出高本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：输入模块，分别与信号输入端、第一电压端和上拉节点连接；复位模块，分别与复位端、第二电压端和所述上拉节点连接；下拉节点控制模块，分别与所述上拉节点、下拉节点、所述第一电压端和第三电压端连接；存储模块，第一端与所述上拉节点连接，第二端与栅极驱动信号输出端连接；栅极驱动信号输出模块，分别与所述上拉节点、所述下拉节点、所述栅极驱动信号输出端、时钟信号输入端和所述第三电压端连接；以及，上拉节点电位维持模块，分别与所述栅极驱动信号输出端和所述上拉节点连接，用于当所述栅极驱动信号输出端输出高电平时维持所述上拉节点的电位为高电平。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：输入模块，分别与信号输入端、第一电压端和上拉节点连接；复位模块，分别与复位端、第二电压端和所述上拉节点连接；下拉节点控制模块，分别与所述上拉节点、下拉节点、所述第一电压端和第三电压端连接；存储模块，第一端与所述上拉节点连接，第二端与栅极驱动信号输出端连接；栅极驱动信号输出模块，分别与所述上拉节点、所述下拉节点、所述栅极驱动信号输出端、时钟信号输入端和所述第三电压端连接；以及，上拉节点电位维持模块，分别与所述栅极驱动信号输出端和所述上拉节点连接，用于当所述栅极驱动信号输出端输出高电平时维持所述上拉节点的电位为高电平。2.如权利要求1所述的移位寄存器单元，其特征在于，所述上拉节点电位维持模块包括：电位维持晶体管，其栅极与所述栅极驱动信号输出端连接，第一极与所述时钟信号输入端或所述第一电压端连接，第二极与所述上拉节点连接。3.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉节点控制模块包括：第一下拉节点控制晶体管，其栅极和第一极都与所述第一电压端连接，第二极与所述下拉节点连接；以及，第二下拉节点控制晶体管，其栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极与所述第三电压端连接。4.如权利要求3所述的移位寄存器单元，其特征在于，所述下拉节点控制模块还包括：第三下拉节点控制晶体管，其栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极与所述第三电压端连接。5.如权利要求1至4中任一权利要求所述的移位寄存器单元，其特征在于，所述输入模块包括：输入晶体管，其栅极与所述信号输入端连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；所述复位模块包括：复位晶体管，其栅极与所述复位端连接，第一极与所述上拉节点连接，第二极与所述第二电压端连接。6.如权利要求3或4所述的移位寄存器单元，其特征在于，所述栅极驱动信号输出模块包括：上拉晶体管，其栅极与所述上拉节点连接，第一极与所述时钟信号输入端连接，第二极与所述栅极驱动信号输出端连接；以及，下拉晶体管，其栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第三电压端连接；所述存储模块包括：存储电容，其第一端与所述上拉节点连接，第二端与栅极驱动信号输出端连接。7.如权利要求6所述的移位寄存器单元，其特征在于，所述第二电压端输入的第二电压小于...

【专利技术属性】
技术研发人员：孙丽，陶健，李红敏，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11