移位寄存器单元、栅极驱动电路及显示器件制造技术

本发明专利技术提供移位寄存器单元、栅极驱动电路及显示器件，涉及显示器制造领域，能够降低移位寄存单元中集成的信号线和薄膜场效应晶体管的数量，节约空间，进而降低产品成本。该移位寄存器单元包括：预充电模块、信号输出模块、输出电平下拉模块、第一结点电压控制模块和第二结点电压控制模块。

【技术实现步骤摘要】
本专利技术涉及液晶显示制造领域，尤其涉及移位寄存器单元、栅极驱动电路及显示器件。
技术介绍
近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是阵列基板行驱动(Gate Driver on Array,简称GOA)的技术量产化的实现。利用GOA技术将栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省掉栅极驱动集成电路部分，其不仅可以从材料成本和制作工艺两方面降低产品成本，而且显示面板可以做到两边对称和窄边框的美观设计。同时由于可以省去Gate方向 BondingU^S)的工艺，对产能和良率提升也较有利。这种利用GOA技术集成在阵列基板上的棚极开关电路也称为GOA电路或移位寄存器电路。移位寄存器电路包括若干个移位寄存器单元，每一个移位寄存器单元都对应一个栅线，且除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的输出端连接与其相邻的下一个移位寄存器单元的信号输入端；现有的移位寄存器单元结构集成了大量的信号线和薄膜场效应晶体管(Thin Film Transistor，简称TFT)，使得电路所占空间大大增加了产品成本。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元、栅极驱动电路及显示器件，能够降低移位寄存单元中集成的信号线和薄膜场效应晶体管的数量，节约空间，进而降低产品成本。为达到上述目的，本专利技术的实施例采用如下技术方案第一方面，本专利技术实施例提供一种移位寄存器单兀，包括预充电模块、信号输出模块、输出电平下拉模块、第一结点电压控制模块和第二结点电压控制模块，第一结点为所述预充电模块与信号输出模块的连接点，第二结点为所述第一结点电压控制模块和第二结点电压控制模块的连接点；其中，所述预充电模块，连接第一信号输入端和第一结点，用于在所述第一信号输入端的控制下对所述信号输出模块预充电；所述信号输出模块，连接信号输出端、所述第一结点和第一时钟信号，用于在所述第一结点电压的控制下接通所述第一时钟信号和所述信号输出端；所述输出电平下拉模块，连接所述信号输出端、第二时钟信号和第一电压端，用于在所述第二时钟信号的控制下接通所述信号输出端和所述第一电压端；所述第一结点电压控制模块，连接第二时钟信号、所述第一电压端、所述第一结点和第二结点，用于在所述第二时钟信号的控制下接通所述第一结点和所述第一电压端；所述第二结点电压控制模块，连接所述第一信号输入端、所述信号输出端、所述第一电压端和所述第二结点，用于控制接通所述第二结点和所述第一电压端。在第一种可能的实现方式中，根据第一方面，所述预充电模块包括第一晶体管，所述第一晶体管的栅极和源极连接所述第一信号输入端，所述第一晶体管的漏极连接所述第一结点；所述信号输出模块包括第二晶体管，所述第二晶体管的栅极连接所述第一结点，所述第二晶体管的源极连接所述第一时钟信号，所述第二晶体管的漏极连接所述信号输出端；第一电容，所述第一电容的一极连接所述第二晶体管的栅极，所述第一电容的另一极连接所述第二晶体管的漏极；所述输出电平下拉模块包括·第三晶体管，所述第三晶体管的栅极连接所述第二时钟信号，所述第三晶体管的源极连接所述信号输出端，所述第三晶体管的漏极连接所述第一电压端；所述第一结点电压控制模块包括第四晶体管，所述第四晶体管的栅极和源极连接所述第二时钟信号，所述第四晶体管的漏极连接所述第二结点；第五晶体管，所述第五晶体管的栅极连接所述第二结点，所述第五晶体管的源极连接所述第一结点，所述第五晶体管的漏极连接所述第一电压端；第二结点电压控制模块包括第六晶体管，所述第六晶体管的栅极连接所述第一信号输入端，所述第六晶体管的源极连接所述第二结点，所述第六晶体管的漏极连接所述第一电压端；第七晶体管，所述第七晶体管的栅极连接所述信号输出端，所述第七晶体管的源极连接所述第二结点，所述第七晶体管的漏极连接所述第一电压端。在第二种可能的实现方式中，根据第一方面，所述预充电模块还连接第二信号输入端、第二电压端和第三电压端，用于在所述第二电压端为高电平第三电压端为低电平时，在所述第一信号输入端的控制下对所述信号输出模块预充电，在所述第二信号输入端的控制下接通所述第一结点和所述第三电压端；或者所述第二电压端为低电平第三电压端为高电平时，在所述第二信号输入端的控制下对所述信号输出模块预充电，在所述第一信号输入端的控制下接通所述第一结点和所述第二电压端；所述输出电平下拉模块还连接第三信号输入端和第四信号输入端，用于在第三信号输入端或第四信号输入端的控制下接通所述信号输出端和所述第一电压端；所述第二结点电压控制模块还连接所述第二信号输入端，用于在所述第二信号输入端的控制下接通所述第二结点和所述第一电压端。在第三种可能的实现方式中，根据第二种可能的实现方式，所述预充电模块包括第一晶体管，所述第一晶体管的栅极连接所述第一信号输入端，所述第一晶体管的源极连接所述第二电压端，所述第一晶体管的漏极连接所述第一结点；第八晶体管，所述第八晶体管的栅极连接所述第二信号输入端，所述第八晶体管的源极连接所述第一结点，所述第八晶体管的漏极连接所述第三电压端；所述信号输出模块包括第二晶体管，所述第二晶体管的栅极连接所述第一结点，所述第二晶体管的源极连接所述第一时钟信号，所述第二晶体管的漏极连接所述信号输出端；第一电容，所述第一电容的一极连接所述第二晶体管的栅极，所述第一电容的另一极连接所述第二晶体管的漏极；输出电平下拉模块包括第三晶体管，所述第三晶体管的栅极连接所述第二时钟信号，所述第三晶体管的源极连接所述信号输出端，所述第三晶体管的漏极连接所述第一电压端；第九晶体管，所述第九晶体管的栅极连接所述第三信号输入端，所述第九晶体管的源极连接所述信号输出端，所述第九晶体管的漏极连接所述第一电压端； 第十晶体管，所述第十晶体管的栅极连接所述第四信号输入端，所述第十晶体管的源极连接所述信号输出端，所述第十晶体管的漏极连接所述第一电压端；第一结点电压控制模块包括第四晶体管，所述第四晶体管的栅极和源极连接所述第二时钟信号，所述第四晶体管的漏极连接所述第二结点；第五晶体管，所述第五晶体管的栅极连接所述第二结点，所述第五晶体管的源极连接所述第一结点，所述第五晶体管的漏极连接所述第一电压端；第二结点电压控制模块包括第六晶体管，所述第六晶体管的栅极连接所述第一信号输入端，所述第六晶体管的源极连接所述第二结点，所述第六晶体管的漏极连接所述第一电压端；第七晶体管，所述第七晶体管的栅极连接所述输出信号端，所述第七晶体管的源极连接所述第二结点，所述第七晶体管的漏极连接所述第一电压端。第十一晶体管，所述第十一晶体管的栅极连接所述第二信号输入端，所述第十一晶体管的源极连接所述第二结点，所述第十一晶体管的漏极连接所述第一电压端。其中，上述第一电压端为接地端。第二方面，提供一种栅极驱动电路，包括串联多个如第一方面或第一方面的第一种可能的实现方式所述的移位寄存器单元，除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的信号输出端连接与其相邻的下一个移位寄存器单元的第一信号输入端。第三方面，提供一种栅极驱动电路，包括串联多个如第一方面的第一种可能的实现方式或第二种可能的实现方式所述的移位寄存器单本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：预充电模块、信号输出模块、输出电平下拉模块、第一结点电压控制模块和第二结点电压控制模块，第一结点为所述预充电模块与信号输出模块的连接点，第二结点为所述第一结点电压控制模块和第二结点电压控制模块的连接点；其中，所述预充电模块，连接第一信号输入端和第一结点，用于在所述第一信号输入端的控制下对所述信号输出模块预充电；所述信号输出模块，连接信号输出端、所述第一结点和第一时钟信号，用于在所述第一结点电压的控制下接通所述第一时钟信号和所述信号输出端；所述输出电平下拉模块，连接所述信号输出端、第二时钟信号和第一电压端，用于在所述第二时钟信号的控制下接通所述信号输出端和所述第一电压端；所述第一结点电压控制模块，连接第二时钟信号、所述第一电压端、所述第一结点和第二结点，用于在所述第二时钟信号的控制下接通所述第一结点和所述第一电压端；所述第二结点电压控制模块，连接所述第一信号输入端、所述信号输出端、所述第一电压端和所述第二结点，用于控制接通所述第二结点和所述第一电压端。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括预充电模块、信号输出模块、输出电平下拉模块、第一结点电压控制模块和第二结点电压控制模块，第一结点为所述预充电模块与信号输出模块的连接点，第二结点为所述第一结点电压控制模块和第二结点电压控制模块的连接点； 其中，所述预充电模块，连接第一信号输入端和第一结点，用于在所述第一信号输入端的控制下对所述信号输出模块预充电； 所述信号输出模块，连接信号输出端、所述第一结点和第一时钟信号，用于在所述第一结点电压的控制下接通所述第一时钟信号和所述信号输出端； 所述输出电平下拉模块，连接所述信号输出端、第二时钟信号和第一电压端，用于在所述第二时钟信号的控制下接通所述信号输出端和所述第一电压端； 所述第一结点电压控制模块，连接第二时钟信号、所述第一电压端、所述第一结点和第二结点，用于在所述第二时钟信号的控制下接通所述第一结点和所述第一电压端； 所述第二结点电压控制模块，连接所述第一信号输入端、所述信号输出端、所述第一电压端和所述第二结点，用于控制接通所述第二结点和所述第一电压端。2.根据权利要求I所述的移位寄存器单元，其特征在于， 所述预充电模块包括 第一晶体管，所述第一晶体管的栅极和源极连接所述第一信号输入端，所述第一晶体管的漏极连接所述第一结点； 所述信号输出模块包括 第二晶体管，所述第二晶体管的栅极连接所述第一结点，所述第二晶体管的源极连接所述第一时钟信号，所述第二晶体管的漏极连接所述信号输出端； 第一电容，所述第一电容的一极连接所述第二晶体管的栅极，所述第一电容的另一极连接所述第二晶体管的漏极； 所述输出电平下拉模块包括 第三晶体管，所述第三晶体管的栅极连接所述第二时钟信号，所述第三晶体管的源极连接所述信号输出端，所述第三晶体管的漏极连接所述第一电压端； 所述第一结点电压控制模块包括 第四晶体管，所述第四晶体管的栅极和源极连接所述第二时钟信号，所述第四晶体管的漏极连接所述第二结点； 第五晶体管，所述第五晶体管的栅极连接所述第二结点，所述第五晶体管的源极连接所述第一结点，所述第五晶体管的漏极连接所述第一电压端； 第二结点电压控制模块包括 第六晶体管，所述第六晶体管的栅极连接所述第一信号输入端，所述第六晶体管的源极连接所述第二结点，所述第六晶体管的漏极连接所述第一电压端； 第七晶体管，所述第七晶体管的栅极连接所述信号输出端，所述第七晶体管的源极连接所述第二结点，所述第七晶体管的漏极连接所述第一电压端。3.根据权利要求I所述的移位寄存器单元，其特征在于， 所述预充电模块还连接第二信号输入端、第二电压端和第三电压端，用于在所述第二电压端为高电平第三电压端为低电平时，在所述第一信号输入端的控制下对所述信号输出模块预充电，在所述第二信号输入端的控制下接通所述第一结点和所述第三电压端； 或者所述第二电压端为低电平第三电压端为高电平时，在所述第二信号输入端的控制下对所述信号输出模块预充电，在所述第一信号输入端的控制下接通所述第一结点和所述第二电压端； 所述输出电平下拉模块还连接第三信号输入端和第四信号输入端，用于在第三信号输入端或第四信号输入端的控制下接通所述信号输出端和所述第一电压端； 所述第二结点电压控制模块还连接所述第二信号输入端，用于在所述第二信号输入端的控制下接通所述第二结点和所述第一电...

【专利技术属性】
技术研发人员：董向丹，祁小敬，黄炜赟，吴博，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：