移位寄存器、栅极驱动电路和显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器、栅极驱动电路和显示装置，属于显示技术领域，该移位寄存器包括：预充复位模块、上拉模块、下拉模块和截止模块，预充复位模块、上拉模块和下拉模块连接于第一节点，截止模块连接在第一节点和预充复位模块之间，本发明专利技术通过设置截止模块以在上拉阶段断开预充复位模块与上拉模块之间的电连接，从而使得第一节点无法通过预充复位模块进行放电，有效防止了移位寄存器的内部放电现象的发生，保证了移位寄存器的输出端的输出信号的正常输出，提升了移位寄存器的稳定性，进而使得该栅极驱动电路能稳定输出扫描信号，提升了显示装置的性能。

Shift register, gate drive circuit, and display device

The invention discloses a shift register, a gate driving circuit and display device, belonging to the technical field of display, the shift register includes: the pre charge module, reset module, module and pull down by the pre charge module, reset module, pull-up module and pull-down module is connected to the first node, the cut-off module is connected between the first node the pre charge and reset module, by setting the cut-off module to pull off in the stage of pre charge module and reset module between the electrical connection drawing, so that the first node can not be carried out through the pre charge discharge reduction module, effectively preventing the internal discharge phenomenon of the shift register, to ensure the normal output signal output the end of the shift register, to enhance the stability of the shift register, and then make the gate drive circuit can stabilize the output scan signal, Improves the performance of the display device.

【技术实现步骤摘要】
移位寄存器、栅极驱动电路和显示装置
本专利技术涉及显示
，特别涉及移位寄存器、栅极驱动电路和显示装置。
技术介绍
随着平板显示的发展，高分辨率、窄边框成为发展的潮流，而在显示面板上集成栅极驱动电路是实现高分辨率、窄边框显示最重要的解决办法。图1为现有技术提供的移位寄存器的电路图，图2为图1所示移位寄存器内各信号的时序图，如图1所示，该移位寄存器包括：预充晶体管T100、复位晶体管T200、上拉晶体管T300、下拉晶体管400和自举电容C100，其中第一节点PU1为自举电容C100和上拉晶体管T300的栅极的连接点，STV为与预充晶体管T100的栅极连接的起始信号端输出的起始信号，RESET为复位晶体管T200的栅极连接的复位信号端输出的复位信号，OUTPUT为移位寄存器的输出端输出的信号，VGH表示高电平的电压，VGL表示低电平的电压。a-si（非晶硅）和p-si（多晶硅）制成的薄膜晶体管为增强型薄膜晶体管，当使用增强型TFT技术制作该基本的移位寄存器电路时，图1中所示的移位寄存器可以正常工作（如图2的实线部分所示）。近年来，氧化物薄膜晶体管作为一种非常有潜力的半导体技术，相比于p-si工艺更简单，成本更低，相比于a-si迁移率更高，因而越来越受到重视，未来很可能是各种显示面板、尤其是OLED（有机发光二极管）和柔性显示的主流背板驱动技术。然而氧化物薄膜晶体管具有耗尽型的特点，如图2中虚线部分所示，将耗尽型薄膜晶体管的氧化物薄膜晶体管直接应用于图1中所示的电路时，并不能正常工作。下面将结合附图对耗尽型薄膜晶体管造成图1所示的电路不能正常工作的原因进行详细的描述。图3为增强型薄膜晶体管的特性曲线图，图4为耗尽型薄膜晶体管的特性曲线图，如图3和图4所示，其中在图3和图4中纵轴为薄膜晶体管漏极的电流，横轴为栅源极的电压，从图3中可以看出，当Vgs（栅源电压）电压为零时，id(漏极电流)为零，则表明增强型薄膜晶体管在栅源电压为0时完全截止；然而从图4中可以看出，当Vgs为零时，id远大于零，当Vgs为一定的负电压时，id才为零，则表明耗尽型薄膜晶体管而只有在栅源电压为一定的负值时完全截止。当图1中的预充晶体管T100和复位晶体管T200采用耗尽型薄膜晶体管时，在上拉阶段，第一节点可以通过预充晶体管T100和复位晶体管T200进行放电，从而导致PU1点的电压下降，该移位寄存器不能正常输出，栅极驱动电路的驱动功能失效。
技术实现思路
本专利技术提供一种移位寄存器、栅极驱动电路和显示装置，可有效解决移位寄存器耗尽型薄膜晶体管时所产生的漏电问题。为实现上述目的，本专利技术提供一种移位寄存器，包括：预充复位模块,用于根据起始信号输入端输入的起始信号和所述复位信号输入端输入的复位信号对上拉模块进行预充或复位；上拉模块，用于将本级移位寄存器的输出端输出的信号上拉；第一电容，用于在上拉阶段提升所述上拉模块控制端的电压；下拉模块，用于将本级移位寄存器的输出端输出的信号下拉；截止模块，用于在上拉阶段断开所述预充复位模块与所述上拉模块之间的电连接；所述预充复位模块与第一电源和第二电源连接，所述上拉模块与第一时钟信号端连接，所述第一电容的第一端与所述上拉模块的控制端连接，所述第一电容的第二端与本级移位寄存器的输出端连接，所述下拉模块与第三电源连接，所述预充复位模块、所述上拉模块和所述下拉模块连接于第一节点，所述截止模块连接在所述第一节点和所述预充复位模块之间。可选地，所述第二电源输出第二电源信号，所述第三电源输出第三电源信号，所述第二电源信号的电压为VGL，所述第三电源信号的电压为VGL1，VGL与VGL1的满足：VGL1≤VGL。可选地，所述截止模块包括：第九薄膜晶体管、第十薄膜晶体管、第三电容和第四电源；所述第九薄膜晶体管的栅极与所述第四电源连接，所述第九薄膜晶体管的源极与所述预充复位模块连接，所述第九薄膜晶体管的漏极与所述第十薄膜晶体管的源极连接；所述第十薄膜晶体管的栅极与所述第四电源连接，所述第十薄膜晶体管的源极与所述第三电容的第一端连接，所述第十薄膜晶体管的漏极与所述第一节点连接；所述第三电容的第二端与本级移位寄存器的输出端、上一级移位寄存器的起始信号输入端或下一级移位寄存器的起始信号输入端连接；可选地，所述第一电源输出第一电源信号，所述第四电源输出第四电源信号，所述第一电源信号的电压VGH与所述第四电源信号的电压VGH1满足：VGH1≥VGH。可选地，所述第一时钟信号端输出第一时钟信号，所述第一时钟信号处于高电平时的电压与所述第四电源输出的第四电源信号的电压相等，所述第一时钟信号处于低电平时的电压与所述第三电源输出的第三电源信号的电压相等。可选地，所述截止模块还包括：第四电容；所述第四电容的第一端与所述第三电容的第一端连接，所述第四电容的第二端与所述第三电源连接。可选地，所述上拉模块包括：第四薄膜晶体管和第八薄膜晶体管；所述第三薄膜晶体管的栅极与所述第一节点连接，所述第三薄膜晶体管的源极与所述第一时钟信号端连接，所述第三薄膜晶体管的漏极与本级移位寄存器的输出端连接；所述第八薄膜晶体管的栅极与所述截止模块连接，所述第八薄膜晶体管的源极与所述第一时钟信号端连接，所述第八薄膜晶体管的漏极与下一级移位寄存器的起始信号输入端连接。可选地，所述下拉模块包括：第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管、第二电容和第五电源；所述第四薄膜晶体管的栅极与第二时钟信号端连接，所述第四薄膜晶体管的源极与第三电源连接，所述第四薄膜晶体管的漏极与本级移位寄存器的输出端连接；所述第五薄膜晶体管的栅极与第一节点连接，所述第五薄膜晶体管的源极与所述第五电源连接，所述第五薄膜晶体管的漏极与第二电容的第二端连接；所述第六薄膜晶体管的栅极与所述第五薄膜晶体管的漏极连接，所述第六薄膜晶体管的源极与第三电源连接，所述第六薄膜晶体管的漏极与本级移位寄存器的输出端连接；所述第七薄膜晶体管的栅极与所述第五薄膜晶体管的漏极连接，所述第七薄膜晶体管的源极与第三电源连接，所述第七薄膜晶体管的漏极与所述第一节点连接；所述第二电容的第一端与所述第一时钟信号端连接；所述第二时钟信号端输出的第二时钟信号与所述第一时钟信号端输出的第一时钟信号相反。可选地，所述第二电源输出第二电源信号，所述第三电源输出第三电源信号，所述第五电源提供第五电源信号，所述第二电源信号的电压为VGL、所述第三电源信号的电压为VGL1，所述第五电源信号的电压为VGL2，VGL、VGL1和VGL2满足：VGL2≤VGL1≤VGL。为实现上述目的，本专利技术还提供一种栅极驱动电路，包括：多级移位寄存器，所述移位寄存器采用上述的移位寄存器，本级所述移位寄存器的输出端与上一级所述移位寄存器的复位信号输入端和下一级所述移位寄存器的起始信号输入端连接。为实现上述目的，本专利技术还提供一种显示装置，包括：栅极驱动电路，所述栅极驱动采用上述的栅极驱动电路。本专利技术具有以下有益效果：本专利技术提供了一种移位寄存器、栅极驱动电路和显示装置，其中，在移位寄存器内设置有截止模块，截止模块位于预充复位模块和上拉模块之间用于在上拉阶段断开预充复位模块与上拉模块之间的电连接，从而使得第一节点无法通过预充复位模块进行放电，有效防止了移本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：预充复位模块,用于根据起始信号输入端输入的起始信号和复位信号输入端输入的复位信号对上拉模块进行预充或复位；上拉模块，用于将本级移位寄存器的输出端输出的信号上拉；第一电容，用于在上拉阶段提升所述上拉模块控制端的电压；下拉模块，用于将本级移位寄存器的输出端输出的信号下拉；截止模块，用于在上拉阶段断开所述预充复位模块与所述上拉模块之间的电连接；所述预充复位模块与第一电源和第二电源连接，所述上拉模块与第一时钟信号端连接，所述第一电容的第一端与所述上拉模块的控制端连接，所述第一电容的第二端与本级移位寄存器的输出端连接，所述下拉模块与第三电源连接，所述预充复位模块、所述上拉模块和所述下拉模块连接于第一节点，所述截止模块连接在所述第一节点和所述预充复位模块之间。

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：预充复位模块,用于根据起始信号输入端输入的起始信号和复位信号输入端输入的复位信号对上拉模块进行预充或复位；上拉模块，用于将本级移位寄存器的输出端输出的信号上拉；第一电容，用于在上拉阶段提升所述上拉模块控制端的电压；下拉模块，用于将本级移位寄存器的输出端输出的信号下拉；截止模块，用于在上拉阶段断开所述预充复位模块与所述上拉模块之间的电连接；所述预充复位模块与第一电源和第二电源连接，所述上拉模块与第一时钟信号端连接，所述第一电容的第一端与所述上拉模块的控制端连接，所述第一电容的第二端与本级移位寄存器的输出端连接，所述下拉模块与第三电源连接，所述预充复位模块、所述上拉模块和所述下拉模块连接于第一节点，所述截止模块连接在所述第一节点和所述预充复位模块之间。2.根据权利要求1所述的移位寄存器，其特征在于，所述第二电源输出第二电源信号，所述第三电源输出第三电源信号，所述第二电源信号的电压为VGL，所述第三电源信号的电压为VGL1，VGL与VGL1的满足：VGL1≤VGL。3.根据权利要求1所述的移位寄存器，其特征在于，所述截止模块包括：第九薄膜晶体管、第十薄膜晶体管、第三电容和第四电源；所述第九薄膜晶体管的栅极与所述第四电源连接，所述第九薄膜晶体管的源极与所述预充复位模块连接，所述第九薄膜晶体管的漏极与所述第十薄膜晶体管的源极连接；所述第十薄膜晶体管的栅极与所述第四电源连接，所述第十薄膜晶体管的源极与所述第三电容的第一端连接，所述第十薄膜晶体管的漏极与所述第一节点连接；所述第三电容的第二端与本级移位寄存器的输出端、上一级移位寄存器的起始信号输入端或下一级移位寄存器的起始信号输入端连接。4.根据权利要求3所述的移位寄存器，其特征在于，所述第一电源输出第一电源信号，所述第四电源输出第四电源信号，所述第一电源信号的电压VGH与所述第四电源信号的电压VGH1满足：VGH1≥VGH。5.根据权利要求3所述的移位寄存器，其特征在于，所述第一时钟信号端输出第一时钟信号，所述第一时钟信号处于高电平时的电压与所述第四电源输出的第四电源信号的电压相等，所述第一时钟信号处于低电平时的电压与所述第三电源输出的第三电源信号的电压相等。6.根据权利要求3所述的移位寄存器，其特征在于，所述截止模块还包括：第四电容；所述第...

【专利技术属性】
技术研发人员：祁小敬，吴博，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京,11