一种移位寄存器、栅极驱动电路及显示面板制造技术

本发明专利技术公开了一种移位寄存器、栅极驱动电路及显示面板，该种移位寄存器中，上拉模块用于拉高第一节点的电位；下拉模块用于拉低第一节点的电位；第一控制模块用于控制第二节点的电位；第二控制模块维持或降低第一节点的电位；输出模块用于输出扫描信号。这样通过上拉模块、下拉模块、第一控制模块、第二控制模块和输出模块可以实现扫描信号的正常输出，同时通过第二控制模块控制第一节点的电位，在保证输出模块可以在第一节点的控制下正常输出扫描信号的同时，降低第一节点的电位，从而避免第一节点的电位过高造成的移位寄存器输出扫描信号的稳定性较差的问题。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种移位寄存器、栅极驱动电路及显示面板。
技术介绍
目前，显示技术被广泛应用于电视、手机以及公共信息的显示，用于显示画面的平板显示器因其超薄节能的优点而被大力推广。一般显示器的显示面板由阵列式的像素矩阵组成。在显示过程中通过栅极驱动电路输出栅极扫描信号，逐行扫描访问各像素，栅极驱动电路用于产生像素的栅极扫描电压。现有技术中栅极驱动电路一般由多个级联的移位寄存器单元构成，且栅极驱动电路集成于阵列基板上。每个移位寄存器单元的输出信号传递给对应的一行栅线，从而各移位寄存器单元可以逐行开启各行像素的开关(即开关晶体管)，进而各数据线将对应的数据信号输入到对应的像素，完成像素单元的数据信号输入。为了充分打开像素开关，保证像素电极的充电率，扫描信号的电压需要达到25V以上；同时现有移位寄存器电路的电容升压模块，能够使移位寄存器内部电路的一些关键节点电压高于双倍的扫描信号的电压，即达到50V以上，而像素开关在如此高压下工作，其特性容易变化，产生阈值电压漂移，从而使移位寄存器单元在长时间显示过程中稳定性变差，干扰正常扫描信号的输出。因此，如何降低移位寄存器电路中关键节点的电压，保证移位寄存器稳定输出扫描信号，是本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术实施例提供了一种移位寄存器、栅极驱动电路及显示面板，用以解决现有技术中存在的移位寄存器电路中关键节点的电压较高，影响移位寄存器稳定输出扫描信号的问题。本专利技术实施例提供了一种移位寄存器，包括：上拉模块、下拉模块、第一控制模块、第二控制模块和输出模块；其中，所述上拉模块用于在信号输入端的控制下，通过所述信号输入端的信号拉高第一节点的电位；所述下拉模块用于在复位信号端或第二节点的控制下，通过低电平信号端的信号拉低所述第一节点的电位；所述第一控制模块用于在第一时钟信号端的控制下，通过所述第一时钟信号端的信号拉高所述第二节点的电位；在所述第一节点的控制下，通过所述低电平信号端的信号拉低所述第二节点的电位；所述第二控制模块的第一控制端和第一输入端均与所述信号输入端相连，第二控制端与所述输出模块的输出端相连，第二输入端与参考信号端相连，输出端与所述第一节点相连；所述第二控制模块用于在所述信号输入端的控制下，通过所述信号输入端的信号，维持所述第一节点的电位；在所述输出模块的输出端的控制下，通过所述参考信号端的信号，降低所述第一节点的电位；所述输出模块用于在所述第一节点的控制下，将第二时钟信号端的信号通过输出端输出；在所述第二节点或所述复位信号端的控制下，通过所述低电平信号端的信号拉低输出端的电位。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中：所述上拉模块的控制端和输入端均与所述信号输入端相连，输出端与所述第一节点相连；所述下拉模块的第一控制端与所述复位信号端相连，第二控制端与所述第二节点相连，输入端与所述低电平信号端相连，输出端与所述第一节点相连；所述第一控制模块的第一控制端和第一输入端均与所述第一时钟信号端相连，第二控制端与所述第一节点相连，第二输入端与所述低电平信号端相连，输出端与所述第二节点相连；所述输出模块的第一控制端与所述第一节点相连，第二控制端与所述第二节点相连，第三控制端与所述复位信号端相连，第一输入端与所述第二时钟信号端相连，第二输入端与所述低电平信号端相连，输出端用于向对应的栅线输入扫描信号。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第二控制模块，包括：第一控制单元和第二控制单元；其中，所述第一控制单元的第一控制端和第一输入端均与所述信号输入端相连，第二控制端与所述输出模块的输出端相连，第二输入端与所述参考信号端相连，输出端与第三节点相连；所述第一控制单元用于在所述信号输入端的控制下，将所述信号输入端的信号输出到所述第三节点；在所述输出模块的输出端的控制下，将所述参考信号端的信号输出到所述第三节点；所述第二控制单元连接于所述第三节点和所述第一节点之间；所述第二控制单元用于根据所述第三节点的信号维持或降低所述第一节点的电位。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第一控制单元，包括：第一开关晶体管和第二开关晶体管；其中，所述第一开关晶体管的栅极和源极均与所述信号输入端相连，漏极与所述第三节点相连；所述第二开关晶体管的栅极与所述输出模块的输出端相连，源极与所述参考信号端相连，漏极与所述第三节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第二控制单元，包括：第一电容；所述第一电容连接于所述第三节点和所述第一节点之间。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述输出模块，包括：第一输出单元和第二输出单元；其中，所述第一输出单元的控制端与所述第一节点相连，输入端与所述第二时钟信号端相连，输出端用于向对应的栅线输入扫描信号；所述第一输出单元用于在所述第一节点的控制下，将所述第二时钟信号端的信号通过输出端输出；所述第二输出单元的第一控制端与所述第二节点相连，第二控制端与所述复位信号端相连，输入端与所述低电平信号端相连，输出端与所述第一输出单元的输出端相连；所述第二输出单元用于在所述第二节点或所述复位信号端的控制下，通过所述低电平信号端的信号拉低所述第一输出单元的输出端的电位。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第一输出单元，包括：第三开关晶体管和第二电容；其中，所述第三开关晶体管的栅极与所述第一节点相连，源极与所述第二时钟信号端相连，漏极用于向对应的栅线输入扫描信号；所述第二电容连接于所述第一节点与所述第三开关晶体管的漏极之间。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第二输出单元，包括：第四开关晶体管和第五开关晶体管；其中，所述第四开关晶体管的栅极与所述复位信号端相连，源极与所述低电平信号端相连，漏极与所述第一输出单元的输出端相连；所述第五开关晶体管的栅极与所述第二节点相连，源极与所述低电平信号端相连，漏极与所述第一输出单元的输出端相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述上拉模块，包括：第六开关晶体管；所述第六开关晶体管的栅极和源极均与所述信号输入端相连，漏极与所述第一节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述下拉模块，包括：第七开关晶体管和第八开关晶体管；其中，所述第七开关晶体管的栅极与所述复位信号端相连，源极与所述低电平信号端相连，漏极与所述第一节点相连；所述第八开关晶体管的栅极与所述第二节点相连，源极与所述低电平信号端相连，漏极与所述第一节点相连。在一种可能的实施方式中，本专利技术实施例提供的上述移位寄存器中，所述第一控制模块，包括：第九开关晶体管、第十开关晶体管、第十一开关晶体管和第十二开关晶体管；其中，所述第九开关晶体管的栅极和源极均与所述第一时钟信号端相连，漏极与所述第十开关晶体管的栅极相连；所述第十开关晶体管的源极与所述第一时钟信号端相连，漏极与所述第二节点相连；所述第十一开关晶体管的栅极与所述第一节点相连，源极与所述低电平信号端相连，漏极与所述第十开关晶体管的栅极相连；所述第十二开关晶体管的栅极与本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：上拉模块、下拉模块、第一控制模块、第二控制模块和输出模块；其中，所述上拉模块用于在信号输入端的控制下，通过所述信号输入端的信号拉高第一节点的电位；所述下拉模块用于在复位信号端或第二节点的控制下，通过低电平信号端的信号拉低所述第一节点的电位；所述第一控制模块用于在第一时钟信号端的控制下，通过所述第一时钟信号端的信号拉高所述第二节点的电位；在所述第一节点的控制下，通过所述低电平信号端的信号拉低所述第二节点的电位；所述第二控制模块的第一控制端和第一输入端均与所述信号输入端相连，第二控制端与所述输出模块的输出端相连，第二输入端与参考信号端相连，输出端与所述第一节点相连；所述第二控制模块用于在所述信号输入端的控制下，通过所述信号输入端的信号，维持所述第一节点的电位；在所述输出模块的输出端的控制下，通过所述参考信号端的信号，降低所述第一节点的电位；所述输出模块用于在所述第一节点的控制下，将第二时钟信号端的信号通过输出端输出；在所述第二节点或所述复位信号端的控制下，通过所述低电平信号端的信号拉低输出端的电位。

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：上拉模块、下拉模块、第一控制模块、第二控制模块和输出模块；其中，所述上拉模块用于在信号输入端的控制下，通过所述信号输入端的信号拉高第一节点的电位；所述下拉模块用于在复位信号端或第二节点的控制下，通过低电平信号端的信号拉低所述第一节点的电位；所述第一控制模块用于在第一时钟信号端的控制下，通过所述第一时钟信号端的信号拉高所述第二节点的电位；在所述第一节点的控制下，通过所述低电平信号端的信号拉低所述第二节点的电位；所述第二控制模块的第一控制端和第一输入端均与所述信号输入端相连，第二控制端与所述输出模块的输出端相连，第二输入端与参考信号端相连，输出端与所述第一节点相连；所述第二控制模块用于在所述信号输入端的控制下，通过所述信号输入端的信号，维持所述第一节点的电位；在所述输出模块的输出端的控制下，通过所述参考信号端的信号，降低所述第一节点的电位；所述输出模块用于在所述第一节点的控制下，将第二时钟信号端的信号通过输出端输出；在所述第二节点或所述复位信号端的控制下，通过所述低电平信号端的信号拉低输出端的电位。2.如权利要求1所述的移位寄存器，其特征在于：所述上拉模块的控制端和输入端均与所述信号输入端相连，输出端与所述第一节点相连；所述下拉模块的第一控制端与所述复位信号端相连，第二控制端与所述第二节点相连，输入端与所述低电平信号端相连，输出端与所述第一节点相连；所述第一控制模块的第一控制端和第一输入端均与所述第一时钟信号端相连，第二控制端与所述第一节点相连，第二输入端与所述低电平信号端相连，输出端与所述第二节点相连；所述输出模块的第一控制端与所述第一节点相连，第二控制端与所述第二节点相连，第三控制端与所述复位信号端相连，第一输入端与所述第二时钟信号端相连，第二输入端与所述低电平信号端相连，输出端用于向对应的栅线输入扫描信号。3.如权利要求1所述的移位寄存器，其特征在于，所述第二控制模块，包括：第一控制单元和第二控制单元；其中，所述第一控制单元的第一控制端和第一输入端均与所述信号输入端相连，第二控制端与所述输出模块的输出端相连，第二输入端与所述参考信号端相连，输出端与第三节点相连；所述第一控制单元用于在所述信号输入端的控制下，将所述信号输入端的信号输出到所述第三节点；在所述输出模块的输出端的控制下，将所述参考信号端的信号输出到所述第三节点；所述第二控制单元连接于所述第三节点和所述第一节点之间；所述第二控制单元用于根据所述第三节点的信号维持或降低所述第一节点的电位。4.如权利要求3所述的移位寄存器，其特征在于，所述第一控制单元，包括：第一开关晶体管和第二开关晶体管；其中，所述第一开关晶体管的栅极和源极均与所述信号输入端相连，漏极与所述第三节点相连；所述第二开关晶体管的栅极与所述输出模块的输出端相连，源极与所述参考信号端相连，漏极与所述第三节点相连。5.如权利要求3所述的移位寄存器，其特征在于，所述第二控制单元，包括：第一电容；所述第一电容连接于所述第三节点和所述第一节点之间。6.如权利要求1-5任一项所述的移位寄存器，其特征在于，所述输出模块...

【专利技术属性】
技术研发人员：张杨，刘金良，陈沫，赵剑，高吉磊，孙松梅，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11