本发明专利技术提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该半导体器件包括半导体衬底及位于半导体衬底内的P阱与N型漂移区，其中P阱包括下部阱区和位于下部阱区上的上部阱区，下部阱区的靠近N型漂移区的表面到N型漂移区的距离大于上部阱区的靠近N型漂移区的表面到N型漂移区的距离。该半导体器件由于下部阱区的靠近N型漂移区的表面到N型漂移区的距离大于上部阱区的靠近N型漂移区的表面到N型漂移区的距离，因此可以同时具有较高的击穿电压和较好的性能。本发明专利技术的半导体器件的制造方法用于制造上述的半导体器件，制得的半导体器件同样具有上述优点。本发明专利技术的电子装置使用了上述的半导体器件，因而同样具有上述优点。
【技术实现步骤摘要】
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法和电子装置。
技术介绍
在半导体
中，LDMOS(LaterallyDiffusedMetalOxideSemiconductor；横向扩散金属氧化物半导体)作为功率器件的重要组成部件之一，具有广阔的应用前景。然而，随着大功率器件的发展，LDMOS往往难以同时满足对击穿电压(breakdownvoltage；BV)和性能(performance)的需要，因此在实际应用中通常需要平衡LDMOS的击穿电压与性能。传统的LDMOS的结构如图1所示，包括半导体衬底100、位于半导体衬底100内的P阱101和N型漂移区(N-draindriftregion；NDRF)102、位于P阱内的源极103、位于N型漂移区内的漏极104、位于半导体衬底100上的栅极105以及位于P阱内的体电极106。其中，P阱101包括下部阱区1011和位于下部阱区1011上的上部阱区1012。其中，下部阱区1011的右侧到N型漂移区左侧的距离与上部阱区1012的右侧到N型漂移区的左侧的距离大致相同。在现有技术中，采用低能N型离子注入形成N型漏极漂移区102，采用P型离子注入形成P阱101。并且，用于形成N型漂移区102和P阱101的离子注入均为垂直离子注入，即，离子注入方向垂直于半导体衬底的上表面。其中，在形成P阱101时，通常采用高能离子注入形成下部阱区1011，而采用低能离子注入形成上部阱区1012，两次离子注入采用相同的掩膜。由于两次离子注入采用相同的掩膜，因此下部阱区1011的右侧到N型漂移区左侧的距离与上部阱区1012的右侧到N型漂移区的左侧的距离大致相同。通常而言，上部阱区1012越靠近N型漂移区102，则LDMOS的饱和漏电流(IdSat)越大，即，LDMOS的性能越好。下部阱区1011越靠近N型漂移区102，LDMOS的击穿电压(BV)越小。由于在现有的LDMOS中下部阱区1011的右侧到N型漂移区左侧的距离与上部阱区1012的右侧到N型漂移区的左侧的距离大致相同，因此，往往难以实现在改善击穿电压的情况下保持LDMOS的性能不变，或，在改善LDMOS的性能的同时保持击穿电压不变。由此可见，现有技术中的LDMOS难以同时满足对击穿电压和性能的要求。也就是说，现有技术中并不存在一种结构的LDMOS可以同时既具有较高的击穿电压又具有较好的性能。因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。
技术实现思路
针对现有技术的不足，本专利技术提出一种半导体器件及其制造方法和电子装置，该半导体器件可以在具有较高的击穿电压的同时具有较好的性能。本专利技术实施例一提供一种半导体器件，包括半导体衬底以及位于所述半导体衬底内的P阱与N型漂移区，其中所述P阱包括下部阱区和位于所述下部阱区之上的上部阱区，所述下部阱区的靠近所述N型漂移区的表面到所述N型漂移区的距离大于所述上部阱区的靠近所述N型漂移区的表面到所述N型漂移区的距离。可选地，所述下部阱区的靠近所述N型漂移区的表面为斜面，且所述表面的上端到所述N型漂移区的距离小于其下端到所述N型漂移区的距离。可选地，所述下部阱区通过注入角度为锐角的离子注入工艺形成。可选地，所述半导体器件还包括位于所述P阱内的源极、位于所述N型漂移区内的漏极以及位于所述半导体衬底之上的栅极结构。可选地，所述半导体器件还包括位于所述P阱内的体电极(206)。本专利技术实施例二提供一种半导体器件的制造方法，所述方法包括在半导体衬底上形成N型漂移区和P阱的步骤，其中形成所述P阱的步骤包括：步骤S101：在所述半导体衬底上形成用于制作P阱的掩膜层，对所述半导体衬底进行注入角度为锐角的第一次离子注入以形成下部阱区；步骤S102：对所述半导体衬底进行注入角度为0度的第二次离子注入以形成位于所述下部阱区之上的上部阱区，其中所述上部阱区与所述下部阱区构成所述P阱，所述下部阱区的靠近所述N型漂移区的表面到所述N型漂移区的距离大于所述上部阱区的靠近所述N型漂移区的表面到所述N型漂移区的距离；步骤S103：去除所述掩膜层。可选地，在所述步骤S101中，所述下部阱区的靠近所述N型漂移区的表面为斜面，且所述表面的上端到所述N型漂移区的距离小于其下端到所述N型漂移区的距离。可选地，在所述步骤S101中，所述第一次离子注入的能量为480-1000Kev，剂量为1e12-5e12/cm3。可选地，在所述步骤S101中，所述第一次离子注入所采用的离子包括硼，所述注入角度为5-45度。可选地，在所述步骤S102中，所述第二次离子注入的能量为0-480Kev，剂量大于3e12/cm3。可选地，在所述步骤S102中，所述第二次离子注入所采用的离子包括硼。可选地，所述方法还包括如下步骤：形成位于所述P阱内的源极、位于所述N型漂移区内的漏极以及位于所述半导体衬底之上的栅极结构。本专利技术实施例三提供一种电子装置，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括半导体衬底以及位于所述半导体衬底内的P阱与N型漂移区，其中所述P阱包括下部阱区和位于所述下部阱区之上的上部阱区，所述下部阱区的靠近所述N型漂移区的表面到所述N型漂移区的距离大于所述上部阱区的靠近所述N型漂移区的表面到所述N型漂移区的距离。本专利技术的半导体器件，由于P阱的下部阱区的靠近N型漂移区的表面到N型漂移区的距离大于上部阱区的靠近N型漂移区的表面到N型漂移区的距离，因此可以保证半导体器件同时具有较高的击穿电压和较好的性能。本专利技术的半导体器件的制造方法，用于制造上述的半导体器件，制得的半导体器件同样具有上述优点。本专利技术的电子装置使用了上述的半导体器件，因而同样具有上述优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为现有技术中的一种LDMOS的结构的剖视图；图2为本专利技术实施例一的半导体器件的一种剖视图；图3A至图3D为本专利技术实施例二的半导体器件的制造方法的相关步骤形成的结构的剖视图；图4为本专利技术实施例二的半导体器件的制造方法的一种流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便本文档来自技高网...
【技术保护点】
一种半导体器件，其特征在于，包括半导体衬底(200)以及位于所述半导体衬底内的P阱(201)与N型漂移区(202)，其中所述P阱包括下部阱区(2011)和位于所述下部阱区之上的上部阱区(2012)，所述下部阱区的靠近所述N型漂移区的表面到所述N型漂移区的距离大于所述上部阱区的靠近所述N型漂移区的表面到所述N型漂移区的距离。
【技术特征摘要】
1.一种半导体器件，其特征在于，包括半导体衬底(200)以及
位于所述半导体衬底内的P阱(201)与N型漂移区(202)，其中所
述P阱包括下部阱区(2011)和位于所述下部阱区之上的上部阱区
(2012)，所述下部阱区的靠近所述N型漂移区的表面到所述N型漂
移区的距离大于所述上部阱区的靠近所述N型漂移区的表面到所述
N型漂移区的距离。
2.如权利要求1所述的半导体器件，其特征在于，所述下部阱
区的靠近所述N型漂移区的表面为斜面，且所述表面的上端到所述N
型漂移区的距离小于其下端到所述N型漂移区的距离。
3.如权利要求1所述的半导体器件，其特征在于，所述下部阱
区通过注入角度为锐角的离子注入工艺形成。
4.如权利要求1所述的半导体器件，其特征在于，所述半导体
器件还包括位于所述P阱内的源极(203)、位于所述N型漂移区内
的漏极(204)以及位于所述半导体衬底之上的栅极结构(205)。
5.如权利要求4所述的半导体器件，其特征在于，所述半导体
器件还包括位于所述P阱内的体电极(206)。
6.一种半导体器件的制造方法，其特征在于，所述方法包括在
半导体衬底(200)上形成N型漂移区和P阱的步骤，其中形成所述
P阱的步骤包括：
步骤S101：在所述半导体衬底上形成用于制作P阱的掩膜层
(300)，对所述半导体衬底进行注入角度为锐角的第一次离子注入以
形成下部阱区(2011)；
步骤S102：对所述半导体衬底进行注入角度为0度的第二次离
子注入以形成位于所述下部阱区之上的上部阱区(2012)，其中所述
上部阱区与所述下部阱区构成所述P阱(201)，所述下部阱区的靠近
所述N型漂移区的表面到所述N型漂移区的距离大于所述上部阱区
的靠近所述N...
【专利技术属性】
技术研发人员：方磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。