沟槽器件的制作方法技术

本发明专利技术提供了一种沟槽器件的制作方法，进行化学机械抛光直至外延层与阻止层的顶面齐平为止，然后测量半导体衬底上方的阻止层的实际厚度，并根据半导体衬底上方的阻止层的实际厚度刻蚀沟槽内的外延层，直至使外延层与半导体衬底顶面齐平，该方法既可以去除高于半导体衬底顶面的外延层又不会损伤到零层光刻标记，如此，即可保证不会影响光刻对位，又可避免外延层相对于半导体衬底存在凸起使后道的栅氧、多晶工艺等形成台阶，有利于提高器件的耐压等性能。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，尤其涉及一种。
技术介绍
沟槽超结M0SFET是一种新型的半导体功率器件，由于其特殊的纵向PN柱交替结 构，在此特殊结构中电荷相互补偿，当器件截止状态时，施加较低的电压可以使P型区和N 型区在采用较高掺杂浓度时能实现较高的击穿电压，同时获得更低的导通电阻。通常是在 特定掺杂类型衬底上进行沟槽刻蚀，之后采用与衬底掺杂类型相反的外延掺杂硅填充，从 而形成P/N型交替结构，其特点是成本低，但工艺复杂，技术难度很大。 其中，沟槽外延填充后的表面平坦化处理是沟槽超结M0SFET工艺的一个难点、关 键点。沟槽超结M0SFET工艺的平坦化处理通常采用化学机械抛光（CMP)，CMP工艺的原理是 将机械抛光和化学腐蚀结合，在化学液和待抛光物质发生化学反应的同时，由抛光垫在一 定的压力下对待抛光物质进行抛光，从而达到去除硅片表面损伤层或平坦化的目的。CMP工 艺的效果主要由所用化学因素、抛光压力、抛光垫等因素决定。其中化学因素具体包括抛光 液的pH值、抛光液的浓度、流量和抛光过程中控制的温度，其中抛光液的pH值对抛光去除 率的影响最大，特定的待抛光物质需要特定的pH值范围，pH大于或低于该范围都会影响抛 光速率。抛光压力和抛光速率成正比，但过大的抛光压力会增加抛光垫的损耗、更难的温度 控制、更差的抛光表面粗糙度以及碎片等不良效果。抛光垫在整个抛光过程中起着重要作 用，它除了可以使抛光液有效均匀分布外，还要能够提供新补充进来的抛光液，并能顺利地 将反应后的抛光液及反应产物排出。为了保持抛光过程的稳定性、均匀性和重复性，抛光垫 材料的物理性能、化学性能及表面形貌都须保持稳定的特性。由于CMP是化学和机械抛光 的共同作用，于是可以通过特定的化学液，使CMP到达某一阻止层后不再发生化学腐蚀作 用，从而达到较佳的选择性CMP效果，这一特殊阻止层称为阻止层或停止层（Stop layer)。 在沟槽超结制程中，由于其流程的特殊性，对CMP的精确性、均匀性有非常严格的 要求，所以在沟槽外延填充以外的区域均使用阻止层作为掩蔽，下面结合沟槽超结制程说 明。 如图1和图2所示，特定掺杂类型的衬底10上形成有阻止层11，衬底10中形成有 零层光刻标记（ZERO-MARK) 10C以及沟槽10A、10B，其中，零层光刻标记10C深度为hi，沟槽 10A、10B深度为h2,所述沟槽10A、10B中采用与衬底掺杂类型相反的外延掺杂硅填充，使外 延层10A1U0B1填满沟槽10A、10B后，从而形成P/N型交替结构。但在实际外延填充的过 程中，由于硅外延是按照晶向生长的，为保证沟槽被填满势必会在沟槽上方有一些凸起，并 且，由于硅片在腔体的位置和生长气氛的影响，同一硅片上不同区域的外延填充量也有差 异，如图1所示，沟槽10A中外延填充后表面硅和多晶混合物凸起较少，沟槽10B中外延填 充后表面硅和多晶混合物凸起较多。 通过外延填充工艺使外延层填满沟槽10A、10B后，需要使整个硅片的表面平整， 并保证零层光刻标记10C和沟槽10A、10B的深度都与预设的深度相同，最佳方案是使新填 充的外延层10A1U0B1磨平到硅片的衬底10与阻止层11的界面处。然而，由于外延填充 后外延层10A1U0B1凸起高度不一致，在相同的CMP条件下，凸起较少的区域较快磨平，但 凸起较多的区域还没有磨到预定位置，如图3所示，沟槽10A中的外延层已经研磨到预定位 置，但沟槽10B中的外延层还有凸起。 为了解决上述问题，一种方法是继续进行CMP，根据CMP全局平坦化的原理，沟槽 10A和零层光刻标记10C容易出现过研磨的情况。如图4所示，阻止层11 一并被去除掉后， 还会研磨掉一些衬底，零层光刻标记深度减小为hi'，影响光刻对位。同时沟槽10A、10B的 深度减小为h2'，影响到超结器件耐压、导通效率等参数。另一种方法则是并不过多的研磨， 而是当整个外延填充区凸起高出阻止层部分CMP去除后，通过刻蚀工艺将阻止层11全部 去除，但是，如图5所示，此种情况下，阻止层11去除后沟槽内外延层相对于衬底10存在高 度为h3的凸起，此凸起部分处理不佳将会使后道的栅氧、多晶等形成台阶，存在漏电风险， 严重影响到器件结构的耐压等性能。
技术实现思路
本专利技术的目的在于提供一种，不会损伤到零层光刻标记影响 光刻对位，又可取得较佳的平坦化效果，避免外延层相对于半导体衬底存在凸起。 为了解决上述问题，本专利技术提供一种，包括： 提供具有特定掺杂类型的半导体衬底； 刻蚀半导体衬底形成零层光刻标记； 在所述半导体衬底上形成阻止层； 刻蚀所述阻止层及所述阻止层下方的半导体衬底形成若干沟槽； 进行外延填充工艺在所述沟槽中形成与所述衬底的掺杂类型相反的外延层，所述 外延层具有高出所述阻止层顶面的凸起部分； 进行化学机械抛光直至所述外延层与所述阻止层的顶面齐平； 测量所述半导体衬底上方的阻止层的实际厚度，并根据所述半导体衬底上方的阻 止层的实际厚度刻蚀所述沟槽内的外延层，直至使所述外延层与所述半导体衬底顶面齐 平； 去除所述阻止层。 可选的，所述半导体衬底上覆盖的阻止层厚度大于等于100人。进一步的，所述半 导体衬底上覆盖的阻止层厚度为100A?50000A。 可选的，所述阻止层为氧化硅、氮化硅或氮氧化硅中的一种或者多种。 可选的，刻蚀所述阻止层和半导体衬底形成若干沟槽之后、进行外延填充工艺之 前，在所述沟槽内壁生长修复氧化层，再去除所述修复氧化层。在所述沟槽内壁生长修复氧 化层时温度范围为1000?1200度。采用B0E腐蚀液去除所述修复氧化层。 可选的，所述衬底的掺杂类型为P型时，所述外延层的掺杂类型为N型；所述衬底 的掺杂类型为N型时，所述外延层的掺杂类型为P型。 可选的，所述外延填充工艺采用SiH2CL2、SiHCL 3或SiCL4作为硅源，采用硼烷或磷 烷作为掺杂源，温度范围为500?1000度，外延层生长速度为0. 1?2iim/Min。 可选的，根据所述半导体衬底上方的阻止层的实际厚度刻蚀所述沟槽内的外延层 时，采用各向同性的干法刻蚀工艺。 可选的，去除所述阻止层之后，在所述零层光刻标记内壁以及半导体衬底表面生 长修复氧化层，再去除所述修复氧化层。在所述零层光刻标记内壁以及半导体衬底表面生 长修复氧化层时温度为1〇〇〇?1200度。 与现有技术相比，本专利技术进行化学机械抛光直至所述外延层与阻止层的顶面齐平 为止，然后测量所述半导体衬底上方的阻止层的实际厚度，并根据所述半导体衬底上方的 阻止层的实际厚度刻蚀所述沟槽内的外延层，直至使所述外延层与所述半导体衬底顶面齐 平，既可以去除高于衬底顶面的外延层又不会损伤到零层光刻标记，如此，即可保证不会影 响光刻对位，又可取得较佳的平坦化效果，避免外延层相对于半导体衬底存在凸起使后道 的栅氧、多晶工艺等形成台阶，有利于提高器件的耐压等性能。 【附图说明】 参照附图，根据下面的详细描述，可以更加清楚地理解本专利技术。为了清楚起见，图 中各个层的相对厚度以及特定区的相对尺寸并没有按比例绘制。在附图中： 图本文档来自技高网...

【技术保护点】
一种沟槽器件的制作方法，其特征在于，包括：提供具有特定掺杂类型的半导体衬底；刻蚀半导体衬底形成零层光刻标记；在所述半导体衬底上形成阻止层；刻蚀所述阻止层及所述阻止层下方的半导体衬底形成若干沟槽；进行外延填充工艺在所述沟槽中形成与所述衬底的掺杂类型相反的外延层，所述外延层具有高出所述阻止层顶面的凸起部分；进行化学机械抛光直至所述外延层与所述阻止层的顶面齐平；测量所述半导体衬底上方的阻止层的实际厚度，并根据所述半导体衬底上方的阻止层的实际厚度刻蚀所述沟槽内的外延层，直至使所述外延层与所述半导体衬底顶面齐平；去除所述阻止层。

【技术特征摘要】
1. 一种沟槽器件的制作方法，其特征在于，包括： 提供具有特定掺杂类型的半导体衬底； 刻蚀半导体衬底形成零层光刻标记； 在所述半导体衬底上形成阻止层； 刻蚀所述阻止层及所述阻止层下方的半导体衬底形成若干沟槽； 进行外延填充工艺在所述沟槽中形成与所述衬底的掺杂类型相反的外延层，所述外延 层具有高出所述阻止层顶面的凸起部分； 进行化学机械抛光直至所述外延层与所述阻止层的顶面齐平； 测量所述半导体衬底上方的阻止层的实际厚度，并根据所述半导体衬底上方的阻止层 的实际厚度刻蚀所述沟槽内的外延层，直至使所述外延层与所述半导体衬底顶面齐平； 去除所述阻止层。2. 如权利要求1所述的沟槽器件的制作方法，其特征在于，所述半导体衬底上覆盖的 阻止层厚度大于等于100A。3. 如权利要求2所述的沟槽器件的制作方法，其特征在于，所述半导体衬底上覆盖的 阻止层厚度为100A?50000A。4. 如权利要求2所述的沟槽器件的制作方法，其特征在于，所述阻止层为氧化硅、氮化 硅或氮氧化硅中的一种或者多种。5.如权利要求1至4中任意一项所述的沟槽器件的制作方法，其特征在于，刻蚀所述阻 止层和半导体衬底形成若干沟槽之后、进行外延填充工艺之前，在所述沟槽内壁生长修复 氧化层，再去除所述修复氧化层。6.如权利要求5所...

【专利技术属性】
技术研发人员：杨彦涛，杨富宝，赵金波，王珏，汤光洪，
申请(专利权)人：成都士兰半导体制造有限公司，
类型：发明
国别省市：四川;51