【技术实现步骤摘要】
本公开涉及用于保护内部电路免受由于到外部连接端子的静电放电(以下称作“高压脉冲”)导致的电压突然升高的影响的静电放电(ESD)保护电路,以及包括该静电放电保护电路的半导体设备。
技术介绍
通常,在诸如大规模集成电路(LSI)之类的半导体集成电路中,ESD保护电路被设置用于当由于ESD而导致在外部连接端子中生成了高压脉冲时保护内部电路不被破坏的目的。例如,通过使用电阻元件R和电容元件C 二者来触发保护MOS晶体管的ESD保护电路(称作RC触发MOS(金属氧化物半导体))在9月11日到13日的电气过载/静电放电研讨会的研讨会论文集的第81至94页以及图1中的由C.A.Torres等人所著的非专利文献 l“Modular,Portable,and Easily Simulated ESD Protection Networks forAdvancedCMOS Technologies” 中有描述。
技术实现思路
然而,在现有的RC触发MOS型ESD (静电放电)保护电路中,电阻元件R和电容元件C是以相对彼此分离地方式被提供的。因此,电阻元件R和电容元件C的总占用面积变大。 ...
【技术保护点】
一种静电放电保护电路,包括:触发器电路,该触发器电路包括电容元件和电阻元件,并且被连接在两条电源线之间;以及保护晶体管,该保护晶体管与所述触发器电路并联,并且其控制电极与所述触发器电路的输出端子连接,其中,所述触发器电路具有作为所述电容元件的MIS电容器,并且所述电阻元件由所述MIS电容器的上电极构成。
【技术特征摘要】
...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。