ESD保护电路及包括ESD保护电路的半导体设备制造技术

公开了ESD保护电路及包括ESD保护电路的半导体设备。一种静电放电保护电路包括触发器电路和保护晶体管。触发器电路包括电容元件和电阻元件并且被连接在两条电源线之间。保护晶体管与触发器电路并联并且具有连接至触发器电路的输出端子的控制电极。触发器电路具有作为电容元件的MIS电容器，并且电阻元件包括MIS电容器的上电极。此外，半导体设备具有保护连接在两条电源线之间的内部电路的上述静电放电保护电路。

【技术实现步骤摘要】

本公开涉及用于保护内部电路免受由于到外部连接端子的静电放电(以下称作“高压脉冲”)导致的电压突然升高的影响的静电放电(ESD)保护电路，以及包括该静电放电保护电路的半导体设备。
技术介绍
通常，在诸如大规模集成电路(LSI)之类的半导体集成电路中，ESD保护电路被设置用于当由于ESD而导致在外部连接端子中生成了高压脉冲时保护内部电路不被破坏的目的。例如，通过使用电阻元件R和电容元件C 二者来触发保护MOS晶体管的ESD保护电路(称作RC触发MOS(金属氧化物半导体))在9月11日到13日的电气过载/静电放电研讨会的研讨会论文集的第81至94页以及图1中的由C.A.Torres等人所著的非专利文献 l“Modular,Portable,and Easily Simulated ESD Protection Networks forAdvancedCMOS Technologies” 中有描述。
技术实现思路
然而，在现有的RC触发MOS型ESD (静电放电)保护电路中，电阻元件R和电容元件C是以相对彼此分离地方式被提供的。因此，电阻元件R和电容元件C的总占用面积变大。因此，希望提供一种可以减少电阻元件和电容元件的总占用面积的ESD保护电路以及包括该ESD保护电路的半导体设备。为了实现所期望的上述目的，根据本公开的实施例，提供了一种静电放电保护电路，包括:触发器电路，该触发器电路包括电容元件和电阻元件并且被连接在两条电源线之间；以及保护晶体管，该保护晶体管与触发器电路并联并且具有连接至触发器电路的输出端子的控制电极，其中触发器电路具有作为电容元件的MIS电容器，并且电阻元件包括MIS电容器的上电极(upper electrode)。根据本公开的另一个实施例，提供了一种半导体设备，包括保护连接在两条电源线之间的内部电路的静电放电保护电路。该静电放电保护电路包括:触发器电路，该触发器电路包括电容元件和电阻元件并且被连接在两条电源线之间；以及保护晶体管，该保护晶体管与触发器电路并联并且具有连接至触发器电路的输出端子的控制电极。触发器电路具有作为电容元件的MIS电容器，并且电阻元件包括MIS电容器的上电极。在根据本公开的实施例的静电放电保护电路中或在根据本公开的另一个实施例的半导体设备中，当由于静电放电而引起的正高电压脉冲被施加到两条电源线之一上时，保护晶体管被包括电容元件和电阻元件的触发器电路接通(成为导通状态)。结果，在两条电源线之一中生成的高电压在沟道电流的帮助下释放到了另一条电源线中。结果，内部电路受到保护而免受高电压的影响。在这种情况下，触发器电路具有作为电容元件的MIS电容器，并且电阻元件包括MIS电容器的上电极。因此，与
技术介绍
中电容元件和电阻元件被彼此相对分离地设置的情况相比，减少了电容元件和电阻元件的占用面积。如以上所述，根据本公开的实施例，在ESD保护电路的触发器电路中，MIS电容器被设置作为电容元件，并且电阻元件包括MIS电容器的上电极。因此，触发器电路的电容元件和电阻元件被互相集成在一起，从而使得减少电容元件和电阻元件的占用面积成为可倉泛。附图说明图1是示出根据本公开的第一实施例的包括静电放电(ESD)保护电路的半导体设备的配置的电路图；图2是表示根据图1中示出的本公开的第一实施例的半导体设备中的ESD保护电路的放电电流特性的图表；图3是示出图1中示出的ESD保护电路中的电容元件-电阻元件集成元件(R-C集成元件)的构造的透视图；图4是示出图3中示出的RC集成元件的结构的俯视平面图；图5是示出图3中示出的RC集成元件的配置的等效电路图；图6是示出包括图3中示出的RC集成元件的ESD保护电路的配置的电路图；以及图7是表示图6中示出的ESD保护电路的瞬态响应的图表。具体实施例方式以下将参照附图详细描述本公开的实施例。1.第一实施例图1是示出根据本公开的第一实施例的半导体设备的配置的电路图。半导体设备I是这样的半导体设备，其中内部电路(被保护电路)20和ESD (静电放电)保护电路30在电源接线11与接地线12之间彼此并联。ESD保护电路30保护内部电路20免受由于静电放电引起的高电压脉冲的影响。因此，ESD保护电路30包括保护MOS (金属氧化物半导体)晶体管31、CM0S(互补金属氧化物半导体)逆变器电路(inverter circuit) 32、和具有电容元件C及电阻元件R的触发器电路33。ESD保护电路30被称作RC触发器MOS，因为如随后所述，电容元件C和电阻元件R 二者触发保护MOS晶体管31。尽管在图中，CMOS逆变器被图示为一阶，但是CMOS逆变器可以被配置成多个奇数阶，例如三阶。电源接线11是电源端子IlA连接到的电源电压线。另外，接地线12是接地端子12A连接到的参考电压线。保护MOS晶体管31被设置用于促使由ESD引起的高电压释放到接地线12。因此，保护MOS晶体管31与触发器电路33并联在电源接线11和接地线12之间。保护MOS晶体管31是沟道导电类型为η型的晶体管。保护MOS晶体管31的漏极端子连接至电源接线11，并且其源极端子连接至接地线12。保护MOS晶体管31的衬底区(包括P型井区等)与其源极端子电性短路连接。然而，尽管这种配置对于稳定的操作是优选的，但是该配置对于本公开的半导体设备不是必要的。CMOS逆变器电路32包括在电源接线11与接地线12之间彼此串联的PMOS晶体管32P和NMOS晶体管32N。PMOS晶体管32P与NMOS晶体管32N的公共栅极端子连接至电阻元件R与电容元件C之间的内元件节点。PMOS晶体管32P与NMOS晶体管32N的公共漏极(CMOS逆变器电路32的输出端子)连接至保护MOS晶体管31的栅极端子(控制电极)。触发器电路33是RC串联电路(检测电路)，其中在该RC串联电路中电阻元件R和电容元件C在电源接线11与接地线12之间彼此串联。电阻元件R和电容元件C分别连接至电源接线11侧和接地线12侧。在触发器电路33中，电阻元件R和电容元件C之间的连接点连接至CMOS逆变器电路32的输入端子。ESD保护电路30的操作如下。首先，由于在没有生成静电放电的正常状态下，电容元件C的电阻值大于电阻元件R的电阻值，所以在电阻元件R与电容元件C之间的连接点处产生的电势Vkc变得高于CMOS逆变器电路32的阈值电压。因此，CMOS逆变器电路32的NMOS晶体管32N接通并且COMS逆变器电路32的PMOS晶体管32P关断，使得保护MOS晶体管31关断(非导通状态)。当由ESD引起的正高电压脉冲被施加于电源接线11时，电阻元件R与电容元件C之间的连接点处产生的电势Vk比电源接线11的电势上升得更晚，因为电容元件C被充电。此时，在电势Vk低于CMOS逆变器电路32的阈值电压的给定时间段期间，CMOS逆变器电路32的NMOS晶体管32N保持在关断状态并且CMOS逆变器电路32的PMOS晶体管32P保持在接通状态。结果，电源接线11的电压被施加于保护MOS晶体管31的栅极端子，并且在给定的时间段期间，保护MOS晶体管31保持在接通状态(导通状态)。因此，电源接线11中生成的高电压与沟道电流一起被释放到接地线12并且因此内部电路20受到保护而免受高电压的本文档来自技高网...

【技术保护点】
一种静电放电保护电路，包括：触发器电路，该触发器电路包括电容元件和电阻元件，并且被连接在两条电源线之间；以及保护晶体管，该保护晶体管与所述触发器电路并联，并且其控制电极与所述触发器电路的输出端子连接，其中，所述触发器电路具有作为所述电容元件的MIS电容器，并且所述电阻元件由所述MIS电容器的上电极构成。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：辻川真平，
申请(专利权)人：索尼公司，
类型：发明
国别省市：