用于设计具有布局前RC信息的集成电路的系统技术方案

本发明专利技术揭露一种用于设计具有布局前RC信息的集成电路的系统。所述系统包含：至少一个处理器；及至少一个存储器，其包含用于一或多个程序的计算机程序代码，所述至少一个存储器及所述计算机程序代码经配置以借助所述至少一个处理器而致使所述系统：针对包含有装置阵列布局约束的示意图产生电流及电压信息；创建互连拓扑模式且实现所述示意图的布线；根据所述布线产生RC信息；且确定包含有所述装置阵列布局约束及所述RC信息的所述示意图是否违反系统设计规则约束中的一或多者。本发明专利技术还揭露一种相关联方法及一种计算机可读媒体。

System for designing an integrated circuit with pre layout RC information

The invention discloses a system for designing an integrated circuit with pre layout RC information. The system includes at least one processor; and at least one memory, which contains one or more programs for computer program code, the at least one memory and the computer program code is configured to use the at least one processor in the system to contain the sketch map of current and the voltage information device array layout constraints; create and implement the interconnection topology model schematic wiring; the wiring RC and determine the information according to; including the array layout constraints and the RC information of the schematic diagram of system design is in violation of rules one or more constraints in the. The invention also discloses a correlation method and a computer readable medium.

【技术实现步骤摘要】
用于设计具有布局前RC信息的集成电路的系统
本专利技术涉及用于设计具有布局前RC信息的集成电路的系统。
技术介绍
集成电路设计系统实施通常包含以下操作的工艺：产生正设计的集成电路的电路示意图，对电路示意图执行预布局模拟以模拟集成电路的性能，产生集成电路的布局，及对集成电路的布局执行设计验证。集成电路设计系统有时对集成电路的布局执行布局后模拟，从而将各种布局相依效应(LDE)考虑在内以更准确地反映实际电路性能。集成电路设计系统通常将所模拟性能特性与设计规范进行比较以便批准或不批准设计。
技术实现思路
本专利技术的实施例提供一种用于设计具有布局前RC信息的集成电路的系统，所述系统包括：至少一个处理器；及至少一个存储器，其包含用于一或多个程序的计算机程序代码，所述至少一个存储器及所述计算机程序代码经配置以借助所述至少一个处理器而致使所述系统：针对包含有装置阵列布局约束的示意图产生电流及电压信息；创建互连拓扑模式且实现所述示意图的布线；根据所述布线产生RC信息；且确定包含有所述装置阵列布局约束及所述RC信息的所述示意图是否违反系统设计规则约束中的一或多者。附图说明当与附图一起阅读时，从以下详细说明最佳地理解本揭露的各方面。应注意，根据工业中的标准实践，各种构件未按比例绘制。实际上，为论述清晰起见，可任意地增加或减小各种构件的尺寸。图1图解说明根据一或多个实施例的用于设计具有预布局RC信息的集成电路的集成电路设计系统的框图；图2是设计具有预布局RC信息的集成电路的方法的流程图；图3是方法的布局约束产生的流程图，其中图解说明由图2的步骤涵盖的子步骤；图4是方法的RC约束产生的流程图，其中图解说明由图2的步骤涵盖的子步骤；图5是根据一或多个实施例的设计具有摆脱一组系统设计规则约束的装置阵列的集成电路的方法的流程图；图6是根据一或多个实施例的设计具有预布局RC信息的集成电路的方法的流程图；及图7图解说明在其上或由其实施一实施例的芯片集或芯片。具体实施方式以下揭露内容提供用于实施本揭露的不同构件的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露。当然，这些组件及布置仅为实例且不打算为限制性的。举例来说，在以下说明中在第二构件上方或在其上形成第一构件可包含其中以直接接触方式形成第一构件及第二构件的实施例，且还可包含其中可在第一构件与第二构件之间形成额外构件使得第一构件与第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰的目的且自身不指示所论述的各种实施例及/或配置之间的关系。在集成电路设计工艺中，首先(例如)在示意图编辑器中产生正设计的集成电路的电路示意图。对电路示意图执行预布局模拟以模拟集成电路的性能。由于在执行预布局模拟时尚未创建集成电路的布局，因此在预布局模拟中无法将集成电路的布局的布局相依效应(LDE)考虑在内。而是，在预布局模拟中，假设LDE的默认值。在预布局模拟之后，举例来说，使用布局编辑器产生集成电路的布局。接着，对布局执行设计验证。举例来说，设计验证通常包含LDE参数提取。接着，对布局执行布局后模拟。在布局后模拟中，将LDE考虑在内，使得所产生电路性能参数更准确地反映实际电路。接着，将电路性能参数与设计规范进行比较。如果电路性能参数满足设计规范的要求，那么批准设计。否则，设计工艺往回返回到示意图产生与编辑步骤，且重复包含预布局模拟、布局创建、设计验证及布局后模拟的步骤以修改设计。重复整个工艺直到电路性能参数满足设计规范的要求为止。一些集成电路设计系统实施参数化单元(p单元)方法来基于集成电路制造商的特定设计规则手册(DRM)自动创建装置阵列。常规p单元方法在开发装置阵列布局以包含于经受预布局模拟的示意图中时使用(例如)p单元符号、示意图及布局视图。然而，基于制造商的DRM的p单元方法不具有用于在示意图设计层级处包含的精确LDE数据。举例来说，如果集成电路设计系统以任何方式改变示意图(例如将p单元装置阵列平面化或重新布置示意图设计中的任何装置)，那么LDE并不在示意图层级处被实时地更新。另外，一些现有p单元方法依赖于各种工艺设计工具包(PDK)特征，例如PDK的预设装置参数或组件描述格式(CDF)、包及再调用函数中的至少一些。对于用户来说，此类p单元方法不可读取以在p单元符号上识别电路结构，例如差分对、电流镜及栅-阴器件。一些集成电路设计系统使用能够在p单元符号与p单元布局之间交叉探测装置阵列或装置阵列的引脚/网的连接驱动流动效应。然而，此类集成电路设计系统无法在p单元示意图与p单元布局之间交叉探测装置阵列内部的实例或实例的引脚/网。此外，此类集成电路设计系统还不能够针对由p单元表示的多个装置阵列共享共用保护环。一些集成电路设计系统在很大程度上取决于PDK规则且包含独立式装置阵列库。一般独立式装置阵列库包含由(例如)p单元符号、p单元示意图、p单元布局、CDF、包及再调用函数组成的装置阵列。独立式库从PDK继承再调用函数。对与PDK系统相关联的设计规则的此依赖性限制LDE注释或更新，这致使不必要地重复各种工艺，这是因为不可发现各种错误或与设计规范的偏差直到后来工艺为止。图1图解说明根据一或多个实施例的用于设计具有预布局RC信息的集成电路的集成电路设计系统100的框图。在一些实施例中，集成电路设计系统100通过提供自动产生装置阵列布局的设计流程而使得减少在布局设计工艺期间执行的反复的数目成为可能。集成电路设计系统100在所产生集成电路示意图中实时地注释归因于包含装置阵列布局或由包含装置阵列布局导致的任何LDE，使得在经受预布局模拟的示意图中将LDE考虑在内。集成电路设计系统100还使得在与设计规范相比时验证电设计的准确性或布局的性能成为可能。在本实施例中，集成电路设计系统100包含示意图编辑器101、布局编辑器103、用户接口105、装置阵列设计模块107、系统设计规则约束数据库109、装置阵列约束数据库111以及后段工艺(BEOL)布线器与电阻-电容(RC)提取器113，所述装置以通信方式耦合。在一些实施例中，示意图编辑器101、布局编辑器103、装置阵列设计模块107及BEOL布线器与RC提取器113包含用于由处理器或类似装置执行的一或多组可执行指令。示意图编辑器101经配置以产生并编辑正设计的集成电路的电路示意图。示意图编辑器101还经配置以产生电路示意图的预模拟。在一些实施例中，示意图编辑器101包含用于产生或导致示意图的预模拟的一组可执行指令。在其它实施例中，使用与示意图编辑器101通信的单独装置(例如，模拟器)来产生示意图的预布局模拟。布局编辑器103经配置以根据由示意图编辑器101产生的电路示意图产生并编辑集成电路的布局。装置阵列设计模块107经配置以基于一或多个所接收指令而产生装置阵列布局以传达到示意图编辑器101以包含于集成电路的电路示意图中而用于预布局模拟。BEOL布线器与RC提取器113接收从前一预布局模拟获得的电流及电压信息以及包含互连拓扑模式及/或匹配网约束的一或多个所接收指令。电流及电压信息在前一预布局模拟完成之后存储于装置阵列约束数据库111中。与互连拓扑模式相关联的指令指示装置引脚到中继线连接，且可进一步包含例本文档来自技高网...

【技术保护点】
一种用于设计具有布局前RC信息的集成电路的系统，所述系统包括：至少一个处理器；及至少一个存储器，其包含用于一或多个程序的计算机程序代码，所述至少一个存储器及所述计算机程序代码经配置以借助所述至少一个处理器而致使所述系统：针对包含有装置阵列布局约束的示意图产生电流及电压信息；创建互连拓扑模式且实现所述示意图的布线；根据所述布线产生RC信息；且确定包含有所述装置阵列布局约束及所述RC信息的所述示意图是否违反系统设计规则约束中的一或多者。

【技术特征摘要】
2015.12.15 US 14/969,6471.一种用于设计具有布局前RC信息的集成电路的系统，所述系统包括：至少一个处理器；及至少一个存储器，其包含用于一或多个程序的计算机程序代码，所述至少一个存储器及所述计算机程...

【专利技术属性】
技术研发人员：陈君胜，翟靖宇，胡伟毅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71