有效的集成电路配置数据管理制造技术

本申请展示了用于有效配置数据管理的电路系统。该电路系统可以包括将电路设计的配置数据与基本电路设计的基本配置数据进行比较的编码电路。该编码电路可以压缩配置数据与基本配置数据之间的差异以产生压缩的配置数据。该压缩的配置数据可以被存储在存储电路中。为了在集成电路中实现该电路设计，解码电路可以从存储电路中检索该压缩的配置数据，解压该压缩的配置数据并且将解压操作的结果与基本配置数据进行比较以恢复配置数据。所恢复的配置数据可以用于在集成电路上对配置存储位进行编程，从而实现该电路设计。

【技术实现步骤摘要】
本申请要求于2015年8月27日提交的美国专利申请号14/837,928的优先权，该申请通过引用以其全文合并于此。
本申请涉及集成电路，并且更具体地涉及有效地管理确定集成电路中的电路设计的实现方式的配置数据。
技术介绍
从一个技术节点到下一个技术节点的每一次转变都导致了更小的晶体管几何结构，并且因此潜在地导致每单位集成电路面积实现更多的功能。集成电路通常包括配置存储位/比特位(bit)，所述配置存储位通过利用配置数据对配置存储位进行编程而使得功能块能够定制。集成电路尺寸的增大往往导致功能块尺寸的增大，并且因而导致配置数据量的增加。由于配置数据通常被存储在存储电路中，因此需要更大的存储电路来存储配置数据的增加量。部分重构加剧了具有增加数量的配置数据的问题，所述部分重构最近已经作为在不同的时间在集成电路的同一分区中实现多种不同电路设计的一种方式出现。考虑集成电路分区包括配置存储位的示例。第一配置数据集对这些配置存储位进行编程以实现第一电路设计；并且该第一电路设计实施方式在第一持续时间中在该集成电路分区上运行。在第一持续时间之后，使用第二配置数据集对该集成电路分区上的配置存储位进行重新编程。因而，第一电路设计实施方式被第二电路实施方式代替，并且第二电路设计实施方式在第二持续时间中在该集成电路分区上运行。在实践中，多于两个电路设计实施方式通常通过部分重构共享相同的集成电路分区。在此示例中，需要被存储在存储电路中的配置数据的数量随着每个附加电路设计实施方式而显著地增加；并且增加的存储器尺寸需求可能对集成电路的运行成本产生重大影响。
技术实现思路
本申请展示了用于有效地管理配置数据的配置电路系统(circuitry)。该配置电路系统可以包括解码电路，所述解码电路可以包括第一和第二电路(circuit)。该解码电路可以接收基本配置数据集和第一数据集。该第一电路可以接收该第一数据集，该第一数据集可以包括该基本配置数据集与解码的配置数据集之间的压缩数据差异/差分(difference)。根据需要，第一电路可以解压所接收的第一数据集以创建第二数据集。第二电路可以接收基本配置数据集和来自第一电路的第二数据集并且使用基本配置数据集和第二数据集恢复解码的配置数据集。应当认识到，能够以许多方式来实现本专利技术，例如过程、装置、系统、设备或计算机可读介质上的指令。下面描述几个创造性实施例。在某些实施例中，上述配置电路系统可以使用所解码的配置数据集对可配置电路进行编程以便在该可配置电路上实现第一电路设计。根据需要，第一电路可以接收第三数据集，该第三数据集包括基本配置数据集和附加解码的配置数据集之间的其他压缩数据差异。第一电路可以解压所接收的第三数据集以创建第四数据集。在某些实施例中，第二电路可以从第一电路接收基本配置数据集和第四数据集。根据需要，第二电路可以使用基本配置数据集和第四数据集恢复附加解码的配置数据集。从附图以及下面优选实施方式的详细描述，本专利技术进一步的特征、它的性质以及各种不同的优点将变得更加明显。附图说明图1是根据一个实施例的具有可编程逻辑区域的说明性可编程集成电路的图。图2A是根据一个实施例可用于设计集成电路的电路设计系统的图。图2B是根据一个实施例可用在电路设计系统中的说明性计算机辅助设计(CAD)工具的图。图3是根据一个实施例的用于编码和解码在集成电路中实现电路设计的配置数据的说明性电路系统的图。图4是根据一个实施例使用配置数据和基本配置来生成压缩配置数据的说明性步骤的流程图。图5是根据一个实施例使用压缩配置数据和基本配置来生成配置数据的说明性步骤的流程图。图6是根据一个实施例用于基于具有基本配置数据集的变化的比较生成压缩配置数据集的说明性步骤的流程图。图7是根据本专利技术的实施例用于生成两个压缩配置数据集并将这些压缩数据集存储在存储电路中的说明性步骤的流程图。具体实施方式本专利技术实施例涉及集成电路，并且更具体地涉及有效地管理确定集成电路中的电路设计的实施方式的配置数据。如上面在
技术介绍
部分所述，可能需要更大的存储电路来存储用于对集成电路中的配置存储位进行编程的增加量的配置数据。增加量的配置数据可能源于集成电路中晶体管密度(即每单位面积的晶体管数目)的增加和/或部分重构的使用，所述部分重构最近作为在不同时间在集成电路的相同分区中实现多种不同电路设计的一种方式出现。增加量的配置数据需要使用更大的存储电路，这可能对集成电路的运行成本产生重大影响。因此，可能期望更有效地管理用于编程配置存储位的配置数据而不影响集成电路的功能。对本领域技术人员将显而易见的是，可以在没有一些或所有这些具体细节的情况下实践本专利技术的示例性实施例。在其他实例中，并未详细说明众所周知的操作，目的是为了避免不必要地模糊本专利技术的实施例。实施例涉及用于使用计算机辅助设计(CAD)工具的方法，所述CAD工具有时也被称为设计自动化(DA)工具或电子设计自动化(EDA)工具，用于优化由配置存储位所表示的电路设计，以便在集成电路中实现。所述集成电路可以是任何合适类型的集成电路，例如微处理器、专用集成电路、数字信号处理器和存储器电路等。根据需要，所述集成电路可以是可编程的。换言之，此类集成电路的至少一部分可以被用户配置以使用可编程电路系统执行电路设计中描述的功能。该可编程电路系统可以通过调整配置存储元件的设置来配置。图1中示出了根据本专利技术的集成电路(例如可编程逻辑器件100)的说明性实施例。可编程逻辑器件100具有输入/输出电路系统110，所述输入/输出电路系统110用于驱动信号远离器件100并且用于经由输入/输入引脚120从其他器件接收信号。互连资源115(例如，全局和局部的、垂直和水平的导电线路和总线)可被用于对器件100上的信号进行路由。输入/输出电路系统110包括常规的输入/输出电路系统、串行数据收发器电路系统、差分接收器和发射器电路系统或用于将一个集成电路连接至另一个集成电路的其他电路系统。互连资源115包括导电线路和对应的导电线路之间的可编程连接，因此有时被称为可编程互连115。可编程逻辑区域140可以包括可编程部件，例如数字信号处理电路系统、存储电路系统、算术电路系统或其他组合和时序逻辑电路系统。可编程逻辑区域140可以被配置为执行定制逻辑功能。可编程逻辑区域140也可以包括执行给定应用且具有有限可配置性的专用块。例如，可编程逻辑区域140可以包括专用块，例如可配置存储块、可配置处理块、可编程锁相环电路系统、可编程延迟锁定环电路系统或其他具有有限可配置性的专用块。可编程互连115也可以被视为是可编程逻辑区域140的一种类型。可编程逻辑器件100包含可编程存储元件130。存储元件130可以使用引脚120和输入/输出电路系统110来加载配置数据(也被称为编程数据)。一旦被加载，存储元件各自提供对应的静态控制信号，该静态控制信号控制可编程逻辑区域140中的相关联逻辑部件的操作。在典型的情况下，被加载的存储器元件130的输出被施加于可编程逻辑区域140中的金属氧化物半导体场效应晶体管的栅极以便接通或关断某些晶体管，并且由此配置可编程逻辑区域140和路由路径中的逻辑。可以以这种方式控制的可编程逻辑电路元件包括多路复用器的部分(例如，用于形成本文档来自技高网...

【技术保护点】
一种配置电路系统，包括：解码电路，其接收基本配置数据集和第一数据集，其中所述第一数据集包括所述基本配置数据集与解码的配置数据集之间的压缩数据差异，并且其中所述解码电路包括：第一电路，其接收所述第一数据集并且解压所述第一数据集以创建第二数据集；以及第二电路，其接收所述基本配置数据集和来自所述第一电路的所述第二数据集并且使用所述基本配置数据集和所述第二数据集输出所述解码的配置数据集。

【技术特征摘要】
2015.08.27 US 14/837,9281.一种配置电路系统，包括：解码电路，其接收基本配置数据集和第一数据集，其中所述第一数据集包括所述基本配置数据集与解码的配置数据集之间的压缩数据差异，并且其中所述解码电路包括：第一电路，其接收所述第一数据集并且解压所述第一数据集以创建第二数据集；以及第二电路，其接收所述基本配置数据集和来自所述第一电路的所述第二数据集并且使用所述基本配置数据集和所述第二数据集输出所述解码的配置数据集。2.如权利要求1所述的配置电路系统，其中所述配置电路系统使用所述解码的配置数据集对可配置电路进行编程以便在所述可配置电路上实现第一电路设计。3.如权利要求2所述的配置电路系统，其中所述第一电路接收第三数据集，所述第三数据集包括所述基本配置数据集与附加解码的配置数据集之间的其他压缩数据差异，其中所述第一电路解压所接收的第三数据集以创建第四数据集，其中所述第二电路接收所述基本配置数据集和来自所述第一电路的所述第四数据集，并且其中所述第二电路使用所述基本配置数据集和所述第四数据集恢复所述附加解码的配置数据集。4.如权利要求3所述的配置电路系统，其中所述配置电路系统利用所述附加解码的配置数据集对附加可配置电路进行编程以便在所述附加可配置电路上实现所述第一电路设计。5.如权利要求3所述的配置电路系统，其中所述配置电路系统利用所述附加解码的配置数据集对所述可配置电路进行编程以便在所述可配置电路上实现第二电路设计。6.如权利要求1所述的可配置电路系统，其中所述第一电路进一步包括：执行熵解码的熵解码电路，其中所述熵解码包括从由以下各项组成的群组中选择的一种方法：Huffman解码、算术解码、通用解码和Golomb解码。7.如权利要求1所述的可配置电路系统，其中所述第二电路进一步包括：逻辑异或门，其生成所述基本配置数据集的比特位与所述第二数据集的比特位之间的逻辑异或。8.一种用于处理配置数据集的方法，包括：利用计算机辅助设计工具即CAD工具生成用于电路设计的基本配置数据集；利用所述计算机辅助设计工具生成与第一电路设计对应的第一配置数据集，其中所述第一配置数据集在所述集成电路上的第一位置处实现所述第一电路设计；将所述第一配置数据集与所述基本配置数据集进行比较以获得第一配置数据差异集；以及压缩所述第一配置数据差异集以产生压缩的第一配置数据差异集。9.如权利要求8所述的方法，进一步包括：利用所述计算机辅助设计工具，使用所述第一电路设计生成第二配置数据集，其中所述第二配置数据集在所述集成电路上的第二位置处实现所述第一电路设计；将所述第二配置数据集与所述基本配置数据集进行比较以确定第二配置数据差异集；以及压缩所述第二配置数据差异集以产生压缩的第二配置数据差异集。10.如权利要求8所述的方法，其中压缩所述第一配置数据差异集进一步包括：执行所述第一配置数据差异集的熵编码，其中所述熵编码选自由以下各项组...

【专利技术属性】
技术研发人员：J·A·可汗，S·J·布里森登，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国;US