具有强化的晶片接合的集成电路堆叠制造技术
【技术实现步骤摘要】
本专利技术大体上涉及半导体处理。更特定来说，本专利技术的实例涉及堆叠式集成电路系统的半导体处理。
技术介绍
随着集成电路技术持续发展，持续致力于提高性能及密度、改进形状因数且减小成本。堆叠式三维集成电路的实施方案已成为设计者有时用以实现这些效益的一种方法。具有非常精确的对准的晶片接合的改进使在晶片级上制造堆叠芯片成为可能。可能的应用可包含接合到存储器芯片、图像传感器芯片以及其它芯片的逻辑芯片。此提供较小的形状因数、改进的性能以及降低的成本的优势。实施持续变的更小且更快的堆叠式三维集成电路系统时的一个关键挑战涉及堆叠晶片之间的弱接合界面。特定来说，堆叠式三维集成电路中的弱接合界面经受由蚀刻过程造成的破裂及剥落。因此，穿过堆叠式集成电路芯片的弱接合界面的蚀刻可导致晶片之间的不可靠连接，且因此导致堆叠式集成电路系统中的故障。
技术实现思路
本专利技术的一个实施例涉及一种集成电路系统。所述集成电路系统包括：第一装置晶片，其具有接近包含安置于第一电介质层内的第一导体的第一金属层的第一半导体层；第二装置晶片，其具有接近包含安置于第二电介质层内的第二导体的第二金属层的第二半导体层...
【技术保护点】
一种集成电路系统，其包括：第一装置晶片，其具有接近包含安置于第一电介质层内的第一导体的第一金属层的第一半导体层；第二装置晶片，其具有接近包含安置于第二电介质层内的第二导体的第二金属层的第二半导体层；晶片接合区域，其安置于所述第一装置晶片的所述第一电介质层的前侧与所述第二装置晶片的所述第二电介质层的前侧的界面处，使得晶片接合区域将所述第一装置晶片接合到所述第二装置晶片，其中所述晶片接合区域包含具有比所述第一装置晶片及所述第二装置晶片的所述第一电介质层及所述第二电介质层的电介质材料高的硅浓度的电介质材料；以及导电路径，其将所述第一导体耦合到所述第二导体，其中所述导电路径形成于在...
【技术特征摘要】
2015.04.23 US 14/694,8131.一种集成电路系统，其包括：第一装置晶片，其具有接近包含安置于第一电介质层内的第一导体的第一金属层的第一半导体层；第二装置晶片，其具有接近包含安置于第二电介质层内的第二导体的第二金属层的第二半导体层；晶片接合区域，其安置于所述第一装置晶片的所述第一电介质层的前侧与所述第二装置晶片的所述第二电介质层的前侧的界面处，使得晶片接合区域将所述第一装置晶片接合到所述第二装置晶片，其中所述晶片接合区域包含具有比所述第一装置晶片及所述第二装置晶片的所述第一电介质层及所述第二电介质层的电介质材料高的硅浓度的电介质材料；以及导电路径，其将所述第一导体耦合到所述第二导体，其中所述导电路径形成于在所述第一导体与所述第二导体之间穿过所述晶片接合区域蚀刻出的腔中。2.根据权利要求1所述的集成电路系统，其中穿过所述晶片接合区域蚀刻出的所述腔的蚀刻剖面为完全垂直的，使得穿过所述晶片接合区域蚀刻出的所述腔不存在非垂直蚀刻剖面。3.根据权利要求1所述的集成电路系统，其中所述晶片接合区域的所述电介质材料的所述较高硅浓度导致小于穿过所述第一装置晶片及所述第二装置晶片的所述第一电介质层及所述第二电介质层的所述电介质材料的蚀刻速率的蚀刻速率。4.根据权利要求1所述的集成电路系统，其中从所述第二装置晶片的背侧穿过所述第二半导体层蚀刻出穿过所述晶片接合区域蚀刻出的所述腔。5.根据权利要求1所述的集成电路系统，其中形成于穿过所述晶片接合区域蚀刻出的所述腔中的所述导电路径填充有使所述第一导体耦合到所述第二导体的导电材料。6.根据权利要求1所述的集成电路系统，其中所述晶片接合区域以及所述第一电介质层及所述第二电介质层包括二氧化硅或氮化硅中的一者。7.根据权利要求1所述的集成电路系统，其中所述晶片接合区域以及所述第一电介质层及所述第二电介质层包括二氧化硅，其中所述晶片接合区域的所述二氧化硅具有比所述第一装置晶片及所述第二装置晶片的所述第一电介质层及所述第二电介质层的二氧化硅高的所述硅浓度。8.根据权利要求7所述的集成电路系统，其中所述晶片接合区域中的硅氧比为5:1。9.根据权利要求1所述的集成电路系统，其中所述晶片接合区域包括在氧化物沉积期间的具有所述较高硅浓度的所述电介质材料的原位沉积。10.根据权利要求1所述的集成电路系统，其中所述第一装置晶片及第二装置晶片中的一者包括成像器芯片，且所述第一装置晶片及第二装置晶片中的另一者包括处理芯片。11.一种成像系统，其包括：像素阵列，其具有多个图像传感器像素，其中所述...
【专利技术属性】
技术研发人员：戴信能，翁鸿铭，迈克尔·陈，CH·吴，
申请(专利权)人：全视科技有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。