一种CMOS集成电路制造技术

本发明专利技术提供一种CMOS集成电路，该电路包括：非对称型高压NMOS、对称型高压NMOS、非对称型高压PMOS、对称型高压PMOS，其中，所述非对称型高压NMOS的栅极为N型多晶硅；所述对称型高压NMOS的栅极为P型多晶硅；所述非对称型高压PMOS的栅极为P型多晶硅；所述对称型高压PMOS的栅极为N型多晶硅。本发明专利技术提供的CMOS集成电路通过分别设置不同类别的高压MOS结构的栅极材质，解决了CMOS集成电路中存在的各类别高压MOS的阈值电压不平衡问题。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域，尤其涉及一种CMOS集成电路。
技术介绍
金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，简称MOS)，按照其导电沟道类型可以分为N沟道MOS(简称NMOS)和P沟道MOS(简称PMOS)。由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型集成电路即为互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称CMOS)集成电路。CMOS按照其工作电压的高低可以分为低压CMOS和高压CMOS，其中高压CMOS中集成的NMOS和PMOS可工作在12伏以上，称之为高压NMOS和高压PMOS。按照器件结构分类，高压NMOS和高压PMOS都包含非对称型和对称型两种，其中，非对称型高压N/PMOS的漏极可以承受高压，对称型高压N/PMOS的漏极和源极都可以承受高压。也就是说，高压CMOS集成电路中通常都集成了非对称型高压N/PMOS、对称型高压N/PMOS共四种结构的高压MOS。现有技术中，高压CMOS集成电路的结构都有一个共同点，那就是上述四种结构的高压MOS的栅极都是N型重掺杂的多晶硅材质。然而，由于对称型高压MOS与非对称型高压MOS的结构存在固然差异，从而导致了上述四种结构的高压MOS的阈值电压出现不平衡，最典型的一种现象就是非对称型高压NMOS的阈值电压比对称型高压NMOS的阈值电压大很多，非对称型高压PMOS的阈值电压比对称型高压PMOS的阈值电压大很多。专利
技术实现思路
本专利技术提供一种CMOS集成电路，以解决现有CMOS集成电路中存在的各类别高压MOS的阈值电压不平衡问题。本专利技术提供一种CMOS集成电路，包括：非对称型高压NMOS、对称型高压NMOS、非对称型高压PMOS、对称型高压PMOS，其中，所述非对称型高压NMOS的栅极为N型多晶硅；所述非对称型高压PMOS的栅极为P型多晶硅；所述对称型高压PMOS的栅极为N型多晶硅。本专利技术提供的CMOS集成电路，依据N型多晶硅与P型多晶硅的功函数不同这一机理，通过非对称型高压NMOS的栅极采用N型多晶硅，对称型高压NMOS的栅极采用P型多晶硅，可缓解非对称型高压NMOS与对称型高压NMOS结构阈值电压的不平衡；通过非对称型高压PMOS的栅极采用P型多晶硅，对称型高压PMOS的栅极采用N型多晶硅，可缓解非对称型高压PMOS与对称型高压PMOS结构阈值电压的不平衡。附图说明图1为本专利技术实施例一提供的CMOS集成电路的结构示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图1为本专利技术实施例一提供的CMOS集成电路的结构示意图，如图1所示，所述CMOS集成电路，包括NMOS和PMOS。NMOS包括：非对称型高压NMOS11和对称型高压NMOS12；PMOS包括：非对称型高压PMOS13和对称型高压PMOS14。其中，非对称型高压NMOS11的栅极为N型多晶硅；对称型高压NMOS12的栅极为P型多晶硅；非对称型高压PMOS13的栅极为P型多晶硅；对称型高压PMOS14的栅极为N型多晶硅。具体的，MOS的结构可以包括栅氧化层、源(Source)、漏(Drain)、栅(Gate)和衬底，MOS的栅通常采用金属或多晶硅结构。进一步的，按照导电沟道的导电类型，可以把MOS分类为N沟道MOS(NMOS)和P沟道MOS
(PMOS)，更进一步的，按照导通的原理，又将MOS分为“耗尽型”和“增强型”两种，具体的，本实施例中的MOS均可为增强型MOS。实际应用中，通过在半导体材料中掺入杂质元素，可使其导电，相应的，按照半导体的导电类型，可将其分为N型半导体和P型半导体。具体的，掺入了五族元素的半导体，为N型半导体，掺入了三族元素的半导体，为P型半导体。具体的，在本实施例中，所述N型多晶硅中掺入的杂质元素可以包括磷原子、砷原子或者锑原子的多晶硅，可选的，掺杂浓度可以为1×1019～1×1023原子/每立方厘米。再具体的，所述P型多晶硅中掺入的杂质元素可以为硼原子，可选的，掺杂浓度可以为1×1019～1×1023原子/每立方厘米。再具体的，MOS的特性参数可以包括阈值电压、工作电压(特指漏源的工作电压)等。其中，NMOS的阈值电压和工作电压为正值，PMOS的阈值电压和工作电压为负值，为了表述方便，本实施例中提及的阈值电压和工作电压均为绝对值。本实施例中，非对称型高压NMOS11与非对称型高压PMOS13的漏极最高工作电压大于12伏，对称型高压NMOS12与对称型高压PMOS14的源极和漏极的最高工作电压都大于12伏。为了更好的理解本实施例的方案，将本方案的原理介绍如下：当其它物理结构相同时，栅极采用P型多晶硅的NMOS的阈值电压比栅极采用N型多晶硅的NMOS的阈值电压更大，则基于此，本实施例中通过非对称型高压NMOS11的栅极采用N型多晶硅，对称型高压NMOS12的栅极采用P型多晶硅，可缓解非对称型高压NMOS11与对称型高压NMOS12结构差异导致的阈值电压的不平衡；当其它物理结构相同时，栅极采用P型多晶硅的PMOS的阈值电压的绝对值比栅极采用N型多晶硅的PMOS的阈值电压的绝对值更小，则基于此，本实施例中通过非对称型高压PMOS13的栅极采用P型多晶硅，对称型高压PMOS14的栅极采用N型多晶硅，可缓解非对称型高压PMOS13与对称型高压PMOS14结构差异导致的阈值电压的不平衡。举例来说，当本实施例中的某非对称型高压NMOS11与对称型NMOS12处于导通状态，本实施例通过对非对称型高压NMOS11的栅极采用N型多晶硅来提高非对称型高压NMOS11的阈值电压，通过对对称型高压NMOS12的栅极采用P型多晶硅来降低对称型高压NMOS12的阈值电压，从而弥补了非对称型高压NMOS11与对称型高压NMOS12的阈值电压差，平衡了这两种NMOS结构的阈
值电压。再举例来说，当本实施例中的某非对称型高压PMOS13与对称型高压PMOS14处于导通状态，本实施例通过对非对称型高压PMOS13的栅极采用P型多晶硅来降低非对称型高压PMOS13的阈值电压绝对值，通过对对称型高压PMOS14的栅极采用N型多晶硅来增大对称型高压PMOS14的阈值电压，从而弥补了非对称型高压PMOS13与对称型高压PMOS14的阈值电压差，平衡了这两种PMOS结构的阈值电压。本实施例提供的CMOS集成电路，依据N型多晶硅与P型多晶硅的功函数不同这一机理，通过非对称型高压NMOS的栅极采用N型多晶硅，对称型高压NMOS的栅极采用P型多晶硅，可缓解非对称型高压NMOS与对称型高压NMOS结构阈值电压的不平衡；通过非对称型高压PMOS的栅极采用P型多晶硅，对称型高压PMOS的栅极采用N型多晶硅，可缓解非对称型高压PMOS本文档来自技高网...

【技术保护点】
一种CMOS集成电路，其特征在于，包括：非对称型高压NMOS、对称型高压NMOS、非对称型高压PMOS、对称型高压PMOS，其中，所述非对称型高压NMOS的栅极为N型多晶硅；所述非对称型高压PMOS的栅极为P型多晶硅；所述对称型高压PMOS的栅极为N型多晶硅。

【技术特征摘要】
1.一种CMOS集成电路，其特征在于，包括：非对称型高压NMOS、对称型高压NMOS、非对称型高压PMOS、对称型高压PMOS，其中，所述非对称型高压NMOS的栅极为N型多晶硅；所述非对称型高压PMOS的栅极为P型多晶硅；所述对称型高压PMOS的栅极为N型多晶硅。2.根据权利要求1所述的CMOS集成电路，其特征在于，所述对称型高压NMOS的栅极为P型多晶硅。3.根据权利要求1所述的CMOS集成电路，其特征在于，所述N型多晶硅为掺入了磷原子、砷原子或者锑原子的多晶硅。4.根据权利要求3所述的N型多晶硅，其特征在于，所述N型多晶硅的掺杂浓度为1×1019～1×1023原子/每立方厘米。5.根据权利要求1所述的CMOS集...

【专利技术属性】
技术研发人员：潘光燃，文燕，王焜，高振杰，石金成，马万里，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11