The invention discloses a time delay adjustment circuit, reference signal circuit delay time adjustment circuit generates a more reference signal to the analog-to-digital conversion circuit; the input signal circuit generates the input signal to the analog-to-digital conversion circuit, the input signal voltage is determined by the required delay time; analog digital conversion circuit compares the input signal and the more than one voltage reference signals, output the digital signal to the digital logic chip; digital logic chip based on the digital signal to determine the delay time, start delay; the invention also discloses a delay time adjusting method and integrated circuit, through the method of the invention can determine the digital delay time, improves the delay time the adjustment precision, and can be adjusted by voltage delay time varying input signal, reduces circuit loss and cost Expenses\u3002
【技术实现步骤摘要】
一种延时时间调整电路、方法和集成电路
本专利技术涉及延时技术,尤其涉及一种延时时间调整电路、方法和集成电路。
技术介绍
目前,延时电路的延时时间通常基于对电容的充电时间,针对延时电路的延时时间的调整,需要调整延时电路的阻-容(RC)元件的参数,进而调整电容的充电时间。由于电容的充电时间取决于电容的容量和充电电流的大小,在充电电流很小时,需要较大容量的电容,这样将增加电路损耗和成本开销,不利于电路设计。另外,由于电容的容量和充电电流的大小均容易受到外部电路干扰,会有较大误差,将导致延时电路的延时时间精准度较低。
技术实现思路
为解决现有技术中的问题,本专利技术提供一种延时时间调整电路、方法和集成电路。为达到上述目的,本专利技术的技术方案是这样实现的:本专利技术提供的一种延时时间调整电路,该电路包括:参考信号电路、输入信号电路、模数转换电路、数字逻辑芯片;其中,所述参考信号电路,配置为产生一个以上参考信号给模数转换电路;所述输入信号电路,配置为产生输入信号给模数转换电路;所述模数转换电路,配置为比较所述输入信号和一个以上参考信号的电压,输出数字信号到数字逻辑芯片;所述数字逻辑芯片,配置为根据所述数字信号确定延时时间。本专利技术提供的一种延时时间调整方法,该方法包括:根据所需延时时间确定输入信号的电压,将输入信号和一个以上参考信号传送给模数转换电路;模数转换电路比较所述输入信号和一个以上参考信号的电压,输出数字信号;根据所述数字信号确定延时时间。本专利技术提供的一种集成电路,该集成电路包括:延时时间调整电路、延时电路、动作电路;其中,所述延时时间调整电路,配置为比较 ...
【技术保护点】
一种延时时间调整电路,其特征在于,该电路包括:参考信号电路、输入信号电路、模数转换电路、数字逻辑芯片;其中,所述参考信号电路,配置为产生一个以上参考信号给模数转换电路;所述输入信号电路,配置为产生输入信号给模数转换电路;所述模数转换电路,配置为比较所述输入信号和一个以上参考信号的电压,输出数字信号到数字逻辑芯片;所述数字逻辑芯片,配置为根据所述数字信号确定延时时间,根据所述数字信号确定延时比例,将确定的延时比例乘以基准时间得到延时时间。
【技术特征摘要】
1.一种延时时间调整电路,其特征在于,该电路包括:参考信号电路、输入信号电路、模数转换电路、数字逻辑芯片;其中,所述参考信号电路,配置为产生一个以上参考信号给模数转换电路;所述输入信号电路,配置为产生输入信号给模数转换电路;所述模数转换电路,配置为比较所述输入信号和一个以上参考信号的电压,输出数字信号到数字逻辑芯片;所述数字逻辑芯片,配置为根据所述数字信号确定延时时间,根据所述数字信号确定延时比例,将确定的延时比例乘以基准时间得到延时时间。2.根据权利要求1所述的延时时间调整电路,其特征在于,所述参考信号电路,配置为通过一个以上电阻串联、对电源信号进行分压,产生一个以上参考信号。3.根据权利要求1所述的延时时间调整电路,其特征在于,所述输入信号电路包括:开关电路、内部电阻和外部电阻;其中,开关电路、内部电阻和外部电阻串联连接;所述开关电路,配置为在接收到使能信号时,开关闭合,将电源信号输入到内部电阻和外部电阻的串联线路上;所述外部电阻,配置为对电源信号进行分压后,产生输入信号给模数转换电路,所述输入信号的电压由所需延时时间确定。4.根据权利要求1所述的延时时间调整电路,其特征在于,所述模数转换电路包括一个以上比较器,每个比较器对应接入一个参考信号,各比较器按照接入的参考信号的电压高低,由高至低排列,并接入同一个输入信号。5.根据权利要求4所述的延时时间调整电路,其特征在于,所述各比较器,配置为比较自身输入的参考信号与输入信号的电压,当输入信号的电压大于自身输入的参考信号的电压时,自身输出数字信号1,当输入信号的电压不大于自身输入的参考信号的电压时,自身输出数字信号0。6.根据权利要求3所述的延时时间调整电路,其特征在于,所述开关电路包括:第一P型金属氧化物半导体场效应晶体管(PMOS)、第一N型金属氧化物半导体场效应晶体管(NMOS)、第二PMOS,其中,第一PMOS的源极连接电源信号,栅极连接接收端,漏极连接第一NMOS的漏极;第一NMOS的源极接地,栅极连接接收端,漏极连接第一PMOS的漏极;第一PMOS与第一NMOS的漏极均连接到第二PMOS的栅极,第二PMOS的源极连接电源信号,漏极作为输出端。7.根据权利要求1所述的延时时间调整电路,其特征在于,所述输入信号为地信号或电源信号。8.一种延时时间调整方法,其特征在于,该方法包括:根据所需延时时间确定输入信号的电压,将输入信号和一个以上参考信号传送给模数转换电路;模数转换电路比较所述输入信号和一个以上参考信号的电压,输出数字信号;根据所述数字信号确定延时时间;其中,所述根据所述数字信号确定延时时间包括:根据所述数字信号确定延时比例;将确定的延时比例乘以基准时间得到延时时间。9.根据权利要求8所述的延时时间调整方法,其特征在于,所述一个以上参考信号由一个以上电阻串联、对电源信号进行分压得到。10.根据权利要求8所述的延时时间调整方法,其特征在于,所述输入信号由外部电阻对电源信号进行分压得到,或者所述输入信号为地信号,或者所述输入信号为电源信号。11.根据权利要求8所述的延时时间调整方法,其特征在于,所述模数转换电路比较所述输入信号和一个以上参考信号的电压,输出数字信号,为:所述模数转换电路包括一个以上比较...
【专利技术属性】
技术研发人员:孙伟明,林明泉,黄雷,王一,祝鹏,
申请(专利权)人:快捷半导体苏州有限公司,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。