集成电路测试系统与方法技术方案

本发明专利技术涉及一种集成电路测试系统，包括自动测试单元，测试接口单元，嵌入在待测芯片上的片上测试单元，片上测试单元包括通路选择模块、采样保持模块以及校准模块，待测芯片通过所述测试接口单元与自动测试单元相连接，自动测试单元产生测试向量以及通路控制信号并传输给测试接口单元；通路选择模块接收经测试接口单元转接的通路控制信号，并基于通路控制信号向采样保持模块或校准模块输出通路选择信号。本发明专利技术实现了对高速(如GHz)待测芯片的测试；另外仅需测试接口单元完成自动测试单元与待测芯片的电气连接，实现待测芯片与现有集成电路测试流程的集成，从而提高了测试效率降低了测试开销。

【技术实现步骤摘要】

本专利技术涉及集成电路测试
，特别是涉及一种集成电路功能与安全的测试系统与方法。
技术介绍
近年来，集成电路(IC)的安全性受到关注。由于成本原因，绝大多数集成电路设计公司没有自己的制造工艺线，且主要依赖专业芯片制造代工厂(Foundry)来进行芯片的生产。这种设计和生产相分离的情况，给集成电路的安全性带来了隐患:在非受控的制造过程中，芯片可能被植入硬件木马(HTH)。硬件木马一旦被激活，会扰乱芯片的正常功能，泄露芯片正在处理的关键信息。目前通常采用基于旁路分析(SCA)的方法来实现硬件木马的检测，而传统技术普遍利用现场可编程门阵列(FPGA)芯片或相关的测试板卡来搭建面向硬件木马检测的旁路信号测量与分析系统。其中，如图1所示，利用FPGA芯片为待测芯片施加电学激励信号，并对待测芯片返回的响应信号进行校验，检查其与预期输出信号是否一致；同时，利用数字示波器采集待测芯片的旁路信号。但FPGA芯片所发出的激励信号，往往存储在电路板上的只读存储器(ROM)或闪存(Flash)芯片中，导致这种方法测试速度慢，对高速待测芯片的测试速率低，增大测试开销。另外，如图2所示，利用相关测试板卡来建立面向硬件木马检测的旁路信号测量系统:利用计算机(PC)和成品的测试板卡为待测芯片施加激励信号，并对待测芯片返回的响应信号进行校验，检查其与预期输出信号是否一致；同时，也利用数字示波器采集待测芯片的旁路信号，但这种测量系统无法与现有集成电路测试流程(自动测试设备ATE)相集成，同样会增大测试开销，降低测试效率。
技术实现思路
基于此，有必要针对现有集成电路测试系统方法测试速率低且开销大的问题，提供一种。为了实现上述目的，一方面，本专利技术提供了一种集成电路测试系统，包括自动测试单元，测试接口单元，嵌入在待测芯片上的片上测试单元，片上测试单元包括通路选择模块、采样保持模块以及校准模块，待测芯片通过所述测试接口单元与自动测试单元相连接，自动测试单元产生测试向量以及通路控制信号并传输给测试接口单元；通路选择模块接收经测试接口单元转接的通路控制信号，并基于通路控制信号向采样保持模块或校准模块输出通路选择信号；采样保持模块在接收到通路选择信号时，对待测芯片基于测试接口单元转接的测试向量发出的旁路信号进行采样和保持，并将采样和保持的旁路信号传输给校准模块；校准模块对接收到的待测芯片发出的旁路信号进行放大，并将放大后的旁路信号通过测试接口单元传输给自动测试单元。另一方面，本专利技术提供了一种基于上述集成电路测试系统的集成电路测试方法，包括以下步骤:在待测芯片上嵌入片上测试单元； 将待测芯片与自动测试单元通过测试接口单元相连接；校准片上测试单元；测量待测芯片的旁路信号；检测待测芯片。上述技术方案具有如下有益效果:因为本专利技术通过自动测试单元给待测芯片施加测试向量、对待测芯片的输出响应信号进行正确性校验，并且利用片上测试单元完成对旁路信号的采样保持，利用自动测试单元来完成旁路信号的数字化，所以能够对高速如吉赫兹(GHz)的待测芯片进行测试，进而克服了测试速度慢效率低，测试开销大的问题；另外无需对自动测试单元进行额外技术改造，仅需测试接口单元完成自动测试单元与待测芯片的电气连接，待测芯片与现有集成电路测试流程集成，进而降低测试开销，提高测试效率。【附图说明】通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图1为传统技术一基于FPGA的旁路信号测量系统示意图；图2为传统技术二基于测试板卡的旁路信号测量系统示意图；图3为本专利技术实施例1中集成电路测试系统结构原理框图；图4为本专利技术实施例2中集成电路测试系统结构原理框图；图5为本专利技术集成电路测试系统采样保持模块一实施例的结构示意图；图6为本专利技术集成电路测试系统校准模块一实施例的结构示意图；图7为本专利技术集成电路测试系统通路选择模块一实施例的结构示意图；图8为本专利技术集成电路测试方法一实施例的流程图；图9为本专利技术集成电路测试方法中校准片上测试单元的电路一实施例的流程图；图10为本专利技术集成电路测试方法中测量待测芯片的旁路信号一实施例的流程图。【具体实施方式】为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。实施例1:图3为本专利技术实施例1中集成电路测试系统结构原理框图。如图3所示，待测芯片指的是被测试的集成电路芯片，在本专利技术中，它是被测对象，需要对其电源噪声信号进行测量。本专利技术集成电路测试系统，包括待测芯片、自动测试单元和测试接口单元，待测芯片和自动测试单元通过测试接口单元相连接，为了达到本专利技术的目的，在被测芯片中，除了包含用于实现芯片原有功能的原始电路外，还需要在该芯片上嵌入一个片上测试单元，片上测试单元包括:采样保持模块，校准模块和通路选择模块。为了提高测试效率，降低测试成本开销:实施例1中的自动测试单元产生测试向量以及通路控制信号并传输给测试接口单元；测试接口单元将测试向量转接给待测芯片，待测芯片则产生相应的电源噪声信号；测试接口单元将通路控制信号转接给通路选择模块，通路选择模块基于通路控制信号向采样保持模块或校准模块输出通路选择信号；采样保持模块在接收到通路选择信号时，对待测芯片基于测试接口单元转接的测试向量发出的旁路信号进行采样和保持，并将采样和保持的旁路信号传输给校准模块；校准模块对接收到的待测芯片发出的旁路信号进行放大，并将放大后的旁路信号通过测试接口单元传输给自动测试单元。最终由自动测试单元对待测芯片的输出响应信号进行正确性校验而为了完成对片上测试单元的校准工作，自动测试单元还产生一个正弦波信号即校准信号并传输给测试接口单元；测试接口单元将校准信号转接给校准模块；校准模块则在接收到上述通路选择信号时，放大校准信号并通过测试接口单元传输给自动测试单元。自动测试单元通过比较放大后返回的校准信号与原始校准信号的幅度，来判断片上测试电路是否校准成功。在上述各单元的工作过程中，测试接口单元主要实现待测芯片与自动测试单元之间的电气信号转接功能。因为本专利技术实施例1通过自动测试单元给待测芯片施加测试向量、对待测芯片的输出响应信号进行正确性校验，并且利用片上测试单元完成对旁路信号的采样保持，利用自动测试单元来完成旁路信号的数字化，所以能够对高速(如吉赫GHz)的待测芯片进行测试，进而克服了测试速度慢效率低，测试开本文档来自技高网...

【技术保护点】
一种集成电路测试系统，包括自动测试单元，其特征在于，还包括测试接口单元，嵌入在待测芯片上的片上测试单元，所述片上测试单元包括通路选择模块、采样保持模块以及校准模块，所述待测芯片通过所述测试接口单元与所述自动测试单元相连接，所述自动测试单元产生测试向量以及通路控制信号并传输给所述测试接口单元；所述通路选择模块接收经所述测试接口单元转接的所述通路控制信号，并基于所述通路控制信号向所述采样保持模块或所述校准模块输出通路选择信号；所述采样保持模块在接收到所述通路选择信号时，对所述待测芯片基于所述测试接口单元转接的所述测试向量发出的旁路信号进行采样和保持，并将采样和保持的所述旁路信号传输给所述校准模块；所述校准模块对接收到的所述待测芯片发出的旁路信号进行放大，并将放大后的所述旁路信号通过所述测试接口单元传输给所述自动测试单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：王力纬，何春华，侯波，恩云飞，谢少锋，
申请(专利权)人：工业和信息化部电子第五研究所，
类型：发明
国别省市：广东;44