一种数字电路系统的测试方法技术方案

本发明专利技术提供一种数字电路系统的测试方法，通过加电前的电源接口阻抗测试，加电后的电压正确性测试、锁相环模块时钟测试、DDS准确度与同源稳定度测试、AD/DA通路性能测试，依次对数字电路系统中协作的模块进行测试，可以保证数字电路系统中主要模块的功能及性能得到全面的测试，可以有效地评估数字电路系统的相应指标，能够最快速度得到测试结果，可靠性高。

【技术实现步骤摘要】

本专利技术涉及测试领域，尤其涉及的是一种数字电路系统的测试方法。
技术介绍
随着电子信息技术、超大规模集成电路的迅速发展与应用，数字信号处理技术应用的领域和范围也日益扩大。相对于模拟信号处理，数字信号处理具有灵活性好、精度和稳定度高、开发方便功能强等优点。数字电路系统一般包括很多协同工作的模块。数字电路系统完成原理设计、印制板投产和焊接装配后，需要进行测试以保证系统的正确性与可靠度，在数字电路系统板的元器件烧坏或线路损坏时，也许要通过测试来进行维修。测试过程中，测试步骤的先后顺序的不同，会直接影响测试方法得到测试结果的复杂度，甚至有可能会导致数字电路系统因测试方法的错误而在测试过程中损坏。
技术实现思路
本专利技术所要解决的技术问题是提供一种数字电路系统的测试方法，可以对数字电路系统进行全面有效的测试评估，能够最快速度得到测试结果，可靠性高。为解决上述问题，本专利技术提出一种数字电路系统的测试方法，所述数字电路系统包括：AD模块，用以采样模拟信号形成数字信号；FPGA模块，连接所述AD模块，用以处理所述数字信号；DA模块，连接所述FPGA模块，用以将处理过的数字信号转成模拟信号输出；锁相环模块，用以为数字电路系统提供同源时钟；DDS模块，连接所述FPGA模块，用以在FPGA模块的控制下输出特定频率信号；该测试方法包括加电前测试阶段和加电后测试阶段；所述加电前测试阶段包括电源接口阻抗测试步骤，测试电源接口的电阻值，以保证系统内部电源连接无短路；所述加电后测试阶段包括：电压正确性测试步骤，测试系统中连接的电源模块加载到数字电路系统中的电压值，以确认系统加电后电压的正确性；锁相环模块时钟测试步骤，测试锁相环模块的锁定指示管脚的电压值，探测获得锁相环模块的鉴相输出管脚的鉴相波形，测试锁相环模块输出的时钟信号是否满足系统设计要求；DDS准确度与同源稳定度测试步骤，测试DDS模块输出的一组单频信号的频率平均值是否符合设定值，测试DDS模块输出频率和高稳定度晶振的输出频率的阿伦方差，测试DDS是否能够输出调频信号，以保证DDS模块输出信号的准确性与稳定性；AD/DA通路性能测试步骤，测试空置AD模块输入端时的输出端的值、以确定AD噪声值，测试AD模块通路、以保证AD模块能够将输入端的模拟信号转换为数字信号，测试DA模块能够输出的最大值与最小值、以确定DA输出能力，测试DA模块输出定值时采样数据的均方差、以确定DA定值噪声，测试DA模块输出台阶电压时每阶电压值的均方差、以确定DA输出均匀度。根据本专利技术的一个实施例，所述电源接口阻抗测试步骤包括：调整万用表的电阻档，测试电源接口两两接口之间的阻抗，若阻抗值量级在KΩ及以上则为正常。根据本专利技术的一个实施例，所述电压正确性测试步骤包括：通过直流稳压电源给数字电路系统供电，调整万用表的电压档，测试系统中三端稳压器的输出电压值，并与设计值相比较，以确认加载到各三端稳压器的电压是否正确。根据本专利技术的一个实施例，所述锁相环模块时钟测试步骤包括：A1：调节直流稳压电源和信号源，分别输出数字电路系统工作所需电压和时钟信号；A2：调整至万用表的电压档，测试锁相环模块的锁定指示管脚，确认是否为高电压；A3：通过示波器探测锁相环模块的两路鉴相输出，确认是否为频率符合设计值的负脉冲；A4：通过示波器和频谱仪，测量锁相环路输出时钟信号的频率及峰峰值，以确认时钟信号是否满足数字电路系统的设计要求。根据本专利技术的一个实施例，所述DDS准确度与同源稳定度测试步骤包括：B1：提供第一测试平台，调节直流稳压电源和信号源，分别输出数字电路系统工作所需的电压和时钟信号；B2：通过调试计算机向数字电路系统的FPGA模块中烧录第一测试程序，该第一测试程序用以实现DDS模块单频信号满幅输出，通过频谱仪确认DDS模块的输出频率及功率是否满足设计要求，若满足，再通过频率计记录一组单频信号的频率数据并计算相对误差；B3：通过调试计算机向数字电路系统的FPGA模块中烧录第二测试程序，该第二测试程序用以实现DDS模块跳频输出，通过频谱仪的轨迹留存功确认DDS模块是否输出跳频频率；B4：提供第二测试平台，调节直流稳压电源输出数字电路系统工作所需的电压，高稳定度晶振提供时钟信号；B5：通过调试计算机向数字电路系统中烧录所述第一测试程序，实现DDS模块单频满幅输出，通过阿伦方差测试仪读取DDS模块输出稳定度的测量值。根据本专利技术的一个实施例，所述第一测试平台包括：直流稳压电源，连接数字电路系统的电源接口，用以输出所需的电压至数字电路系统中；信号源，连接所述数字电路系统的时钟输入端，用以输出所需的时钟信号至数字电路系统中；调试计算机，连接所述数字电路系统的调试输入端，用以输出所述第一测试程序至所述数字电路系统中，实现DDS模块单频满幅输出，及用以输出所述第二测试程序至所述数字电路系统中，实现DDS模块跳频输出；频率计，连接所述数字电路系统的DDS模块信号输出端，用以记录一组单频信号的频率数据并计算相对误差；频谱仪，连接所述数字电路系统的DDS模块信号输出端，用以确认DDS模块的输出频率及功率是否满足设计要求，还通过频谱仪的轨迹留存功确认DDS模块是否输出跳频频率。根据本专利技术的一个实施例，所述第二测试平台包括：直流稳压电源，连接数字电路系统的电源接口，用以输出所需的电压至数字电路系统中；调试计算机，连接所述数字电路系统的调试输入端，用以输出所述第一测试程序至所述数字电路系统中，实现DDS模块单频满幅输出；阿伦方差测试仪，连接数字电路系统的DDS模块信号输出端，用以获得DDS模块输出稳定度的测量值；高稳定度晶振，连接所述阿伦方差测试仪和数字电路系统的时钟输入端，用以提供时钟信号。根据本专利技术的一个实施例，所述AD/DA通路性能测试步骤包括：C1：提供第三测试平台，调节直流稳压电源和信号源，分别输出数字电路系统工作所需的电压和时钟信号；C2：空置AD模块的输入端，利用函数发生器在AD模块的输入端输入特定频率及峰峰值的正弦波，通过调试计算机采集AD模块输出端波形，以确认AD通路的正确性；C3：通过调试计算机向数字电路系统的FPGA模块中烧录第三测试程序，该第三测试程序用以实现DA模块输出值为从最小值到最大值，通过高精度电压表检测DA模块输出能力范围；通过调试计算机向数字电路系统的FPGA模块中烧录第四测试程序，该第四测试程序实现DA模块定值输出，通过高精度电压表每秒采集1个采样点，一段时间后计算采样数据的均方差；C4：通过调试计算机向数字电路系统的FPGA模块中烧录第五测试程序，该第五测试程序用以控制DA模块输出台阶电压，通过高精度电压表采集一段时间的数据后，计算每阶电压的均方差，以测试DA输出均匀度。根据本专利技术的一个实施例，所述第三测试平台包括：直流稳压电源，连接数字电路系统的电源接口，用以输出所需的电压至数字电路系统中；信号源，连接数字电路系统的时钟输入端，用以输出所需的时钟信号至数字电路系统中；调试计算机，其输入端连接数字电路系统的AD模块输出端，用以采集AD模块输出端波形，以确认AD通路的正确性，其输出端连接数字电路系统的调试输入端，向数字电路系统的FPGA模块中烧录第三测试程序、第四测试程序、第五测试程序；函数发生器，连接数字电路系本文档来自技高网...

【技术保护点】
一种数字电路系统的测试方法，其特征在于，所述数字电路系统包括：AD模块，用以采样模拟信号形成数字信号；FPGA模块，连接所述AD模块，用以处理所述数字信号；DA模块，连接所述FPGA模块，用以将处理过的数字信号转成模拟信号输出；锁相环模块，用以为数字电路系统提供同源时钟；DDS模块，连接所述FPGA模块，用以在FPGA模块的控制下输出特定频率信号；该测试方法包括加电前测试阶段和加电后测试阶段；所述加电前测试阶段包括电源接口阻抗测试步骤，测试电源接口的电阻值，以保证系统内部电源连接无短路；所述加电后测试阶段包括：电压正确性测试步骤，测试系统中连接的电源模块加载到数字电路系统中的电压值，以确认系统加电后电压的正确性；锁相环模块时钟测试步骤，测试锁相环模块的锁定指示管脚的电压值，探测获得锁相环模块的鉴相输出管脚的鉴相波形，测试锁相环模块输出的时钟信号是否满足系统设计要求；DDS准确度与同源稳定度测试步骤，测试DDS模块输出的一组单频信号的频率平均值是否符合设定值，测试DDS模块输出频率和高稳定度晶振的输出频率的阿伦方差，测试DDS是否能够输出调频信号，以保证DDS模块输出信号的准确性与稳定性；AD/DA通路性能测试步骤，测试空置AD模块输入端时的输出端的值、以确定AD噪声值，测试AD模块通路、以保证AD模块能够将输入端的模拟信号转换为数字信号，测试DA模块能够输出的最大值与最小值、以确定DA输出能力，测试DA模块输出定值时采样数据的均方差、以确定DA定值噪声，测试DA模块输出台阶电压时每阶电压值的均方差、以确定DA输出均匀度。...

【技术特征摘要】
1.一种数字电路系统的测试方法，其特征在于，所述数字电路系统包括：AD模块，用以采样模拟信号形成数字信号；FPGA模块，连接所述AD模块，用以处理所述数字信号；DA模块，连接所述FPGA模块，用以将处理过的数字信号转成模拟信号输出；锁相环模块，用以为数字电路系统提供同源时钟；DDS模块，连接所述FPGA模块，用以在FPGA模块的控制下输出特定频率信号；该测试方法包括加电前测试阶段和加电后测试阶段；所述加电前测试阶段包括电源接口阻抗测试步骤，测试电源接口的电阻值，以保证系统内部电源连接无短路；所述加电后测试阶段包括：电压正确性测试步骤，测试系统中连接的电源模块加载到数字电路系统中的电压值，以确认系统加电后电压的正确性；锁相环模块时钟测试步骤，测试锁相环模块的锁定指示管脚的电压值，探测获得锁相环模块的鉴相输出管脚的鉴相波形，测试锁相环模块输出的时钟信号是否满足系统设计要求；DDS准确度与同源稳定度测试步骤，测试DDS模块输出的一组单频信号的频率平均值是否符合设定值，测试DDS模块输出频率和高稳定度晶振的输出频率的阿伦方差，测试DDS是否能够输出调频信号，以保证DDS模块输出信号的准确性与稳定性；AD/DA通路性能测试步骤，测试空置AD模块输入端时的输出端的值、以确定AD噪声值，测试AD模块通路、以保证AD模块能够将输入端的模拟信号转换为数字信号，测试DA模块能够输出的最大值与最小值、以确定DA输出能力，测试DA模块输出定值时采样数据的均方差、以确定DA定值噪声，测试DA模块输出台阶电压时每阶电压值的均方差、以确定DA输出均匀度。2.如权利要求1所述的数字电路系统的测试方法，其特征在于，所述电源接口阻抗测试步骤包括：调整万用表的电阻档，测试电源接口两两接口之间的阻抗，若阻抗值量级在KΩ及以上则为正常。3.如权利要求1所述的数字电路系统的测试方法，其特征在于，所述电压正确性测试步骤包括：通过直流稳压电源给数字电路系统供电，调整万用表的电压档，测试系统中三端稳压器的输出电压值，并与设计值相比较，以确认加载到各三端稳压器的电压是否正确。4.如权利要求1所述的数字电路系统的测试方法，其特征在于，所述锁相环模块时钟测试步骤包括：A1：调节直流稳压电源和信号源，分别输出数字电路系统工作所需电压和时钟信号；A2：调整至万用表的电压档，测试锁相环模块的锁定指示管脚，确认是否为高电压；A3：通过示波器探测锁相环模块的两路鉴相输出，确认是否为频率符合设计值的负脉冲；A4：通过示波器和频谱仪，测量锁相环路输出时钟信号的频率及峰峰值，以确认时钟信号是否满足数字电路系统的设计要求。5.如权利要求1所述的数字电路系统的测试方法，其特征在于，所述DDS准确度与同源稳定度测试步骤包括：B1：提供第一测试平台，调节直流稳压电源和信号源，分别输出数字电路系统工作所需的电压和时钟信号；B2：通过调试计算机向数字电路系统的FPGA模块中烧录第一测试程序，该第一测试程序用以实现DDS模块单频信号满幅输出，通过频谱仪确认DDS模块的输出频率及功率是否满足设计要求，若满足，再通过频率计记录一组单频信号的频率数据并计算相对误差；B3：通过调试计算机向数字电路系统的FPGA模块中烧录第二测试程序，该第二测试程序用以实现DDS模块跳频输出，通过频谱仪的轨迹留存功确认DDS模块是否输出跳频频率；B4：提供第二测试平台，调节直流稳压电源输出数字电路系...

【专利技术属性】
技术研发人员：刘杰，帅涛，赵广东，陈鹏飞，张喆，黄奕，
申请(专利权)人：上海航天测控通信研究所，中国科学院上海天文台，
类型：发明
国别省市：上海;31