一种宇航用成像运算处理装置制造方法及图纸

本发明专利技术公开了一种宇航用成像运算处理装置，包括4个DSP处理器、32片DDR SDRAM存储器及1片FPGA可编程逻辑器，每个DSP处理器内部具备4个独立的CPU、不少于2个独立的DMA控制器、2组独立的DDR控制器，以及4组独立的SRIO接口控制器，用于对DDR SDRAM存储器和SRIO接口控制器的接口以及DMA控制器的初始化及配置，完成数据的同时行列读写操作及并行完成算法的运算工作；32片DDR SDRAM存储器，用于并行完成数据的高速写入及读出；FPGA可编程逻辑器，用于完成外部数据接收，对数据进行高速缓存并完成格式化处理，按照一定的规则并行将数据进行合理切片分组并通过4组独立的SRIO接口分发给4个DSP处理器。

【技术实现步骤摘要】

本专利技术涉及宇航领域数据处理，特别涉及一种宇航用成像运算处理装置。

技术介绍

1、近年来，宇航领域星上数据处理对实时性的需求已非常迫切，特别是雷达成像等复杂数据处理技术在宇航多个领域逐渐应用，传统的雷达成像处理均达到分钟级别，与实时处理要求相差甚远，这就要求星上信息处理设备平台具备针对特殊数据处理应用具有高速处理能力，传统的处理平台已经很难完全满足上述实时处理的需求，这就需要研制一种可高速计算的信息处理平台，达到实时处理的要求。

2、针对上述需求，采用dsp加fpga进行数据处理成为一种技术发展趋势。传统一种设计方法是采用fpga完成，其大部分的工作消耗在设计和功能验证上，设计复杂，运行频率较低，功耗较大，测试验证充分性在短时间内很难满足；另种设计方法是采用当前的传统的dsp处理器完成，但是其外部ddr一般只有一组，带宽较小，内部缓存也较小，外部srio不超过2组，并且未针对当前信息处理的需求进行性能优化，也无法完成此类需求。

技术实现思路

1、为了克服现有技术中的不足，本专利技术采用新型的7n本文档来自技高网...

【技术保护点】

1.一种宇航用成像运算处理装置，其特征在于，包括4个DSP处理器、32片DDR SDRAM存储器及1片FPGA可编程逻辑器，其中：

2.根据权利要求1所述的一种宇航用成像运算处理装置，其特征在于，每个所述CPU核心均有独立的内部存储空间，并通过内部高速AXI总线独立访问两组DDR SDRAM存储器。

3.根据权利要求1所述的一种宇航用成像运算处理装置，其特征在于，所述DSP处理器的4个CPU核心可独立直接访问4个SRIO接口，也可通过DSP处理器内部的DMA控制器间接访问SRIO接口。

4.根据权利要求1所述的一种宇航用成像运算处理装置，其特征在于，所...

【技术特征摘要】

1.一种宇航用成像运算处理装置，其特征在于，包括4个dsp处理器、32片ddr sdram存储器及1片fpga可编程逻辑器，其中：

2.根据权利要求1所述的一种宇航用成像运算处理装置，其特征在于，每个所述cpu核心均有独立的内部存储空间，并通过内部高速axi总线独立访问两组ddr sdram存储器。

3.根据权利要求1所述的一种宇航用成像运算处理装置，其特征在于，所述dsp处理器的4个cpu核心可独立直接访问4个srio接口，也可通过dsp处理器内部的dma控制器间接访问srio接口。

4.根据权利要求1所述的一种宇航用成像运算处理装置，其特征在于，所述dsp处理器的4个srio接口相互独立，每个srio接口可支持1x、2x、4x模式，接口速率可支持5gbps、6.25gbps、12.5gbps。

5.根据权利要求1所述的一种宇航用成像运算处理装置，其特征在于，4个所述dsp处理器，两两之间采用4x的srio接口进行互联。

6.根据权利要求1所述的一种宇航用成像运算处理装置，其特征在于，4个所述dsp处理器中任意一个dsp处理器均可通过srio接口直接访问装置中的32片ddr sdram存储器，并且所述dsp处理器对ddr sdram存储器的访问通过一定的规则并行操作。

7.根据权利要求1所述的一种宇航用成像运算处理装置，其特征在于，4个所述dsp处理器，通过srio接口连接至所述fpga可编程逻辑器的gtx高速串行接口上，并通过gtx高速串行接口从fpga可编程...

【专利技术属性】
技术研发人员：邓松峰，谢宝蓉，何鑫宇，景庄伟，张曼，冯书谊，刘艳丽，
申请(专利权)人：上海航天测控通信研究所，
类型：发明
国别省市：