数字电路复位的方法及系统技术方案

本发明专利技术公开了一种数字电路复位的方法及系统，其中所述数字电路复位电路复位的方法包括以下步骤：检测电路检测数字电路中相邻的两寄存器之间的传输时间，并将所述传输时间最长的时间输出至控制模块；所述控制模块根据所述传输时间最长的时间及当前的时钟频率控制所述数字电路的工作状态。本发明专利技术减少了传统的模拟开关电路所产生的功耗，从而降低了整个电路的功耗。

【技术实现步骤摘要】

本专利技术涉及电子电路
，特别涉及一种数字电路复位的方法及系统。
技术介绍
随着科技的发展，人们已逐渐步入数字时代。其中数字电路复位一般通过采用一模拟开关电路进行复位，由于模拟开关电路需要实时检测当前的电源电压是否达到预置的电压，从而实现数字电路的复位，其缺陷在于，耗能较大，亟需改进。
技术实现思路
本专利技术的主要目的在于提供一种数字电路复位的方法，旨在降低电路的能耗。 为了实现专利技术目的，本专利技术提供一种数字电路复位的方法，包括以下步骤检测电路检测数字电路中相邻的两寄存器之间的传输时间，并将所述传输时间最长的时间输出至控制模块；所述控制模块根据所述传输时间最长的时间及当前的时钟频率控制所述数字电路的工作状态。优选地，所述控制模块根据所述传输时间最长的时间及当前的时钟频率控制所述数字电路的工作状态步骤具体包括判断所述传输时间中最长的时间是否大于所述数字电路的时钟周期；若是，则控制所述数字电路中的寄存器进入复位状态；若否，则启动计时器，并当计时器的时间达到第一预置时间时，控制所述数字电路中的寄存器进入工作状态。优选地，在执行所述启动计时器，并当计时器的时间达到第一预置时间时，控制所述数字电路中的寄存器进入工作状态步骤之前还包括判断所述控制模块的寄存器的工作电压是否小于预置的储存电压；若是，则执行所述控制述数字电路中的寄存器进入复位状态步骤；若否，则执行所述启动计时器，并当计时器的时间达到第一预置时间时，控制所述数字电路中的寄存器进入工作状态步骤。本专利技术还提供了一种数字电路复位的系统，包括检测电路，用于检测数字电路中相邻的两寄存器之间的传输时间，并将所述传输时间最长的时间输出至控制模块；所述控制模块，用于根据所述传输时间最长的时间及当前的时钟频率控制所述数字电路的工作状态。优选地，所述控制模块包括判断单元，用于判断所述传输时间中最长的时间是否大于所述数字电路的时钟周期；处理单元，用于当所述传输时间中最长的时间大于所述数字电路的时钟周期时，则控制所述数字电路中的寄存器进入复位状态；当所述传输时间中最长的时间小于等于所述数字电路的时钟周期时，则启动计时器，并当计时器的时间达到第一预置时间时，控制所述数字电路中的寄存器进入工作状态。优选地，所述判断单元还用于判断所述控制模块的寄存器的工作电压是否小于预置的储存电压；若是，则由所述处理单元执行所述控制述数字电路中的寄存器进入复位状态操作；若否，则由所述处理单元执行所述启动计时器，并当计时器的时间达到第一预置时间时，控制所述数字电路中的寄存器进入工作状态操作。本专利技术通过检测数字电路中相邻的两寄存器的传输时间，并通过控制模块根据传输时间中最长的时间和时钟频率控制数字电路的工作状态。因此，在实现上电和掉电的复位时，减少了传统的模拟开关电路所产生的功耗，从而降低了整个电路的功耗。 附图说明图I为本专利技术数字电路复位的方法第一实施例的流程示意图；图2为本专利技术数字电路复位的方法第一实施例中控制模块处理的流程示意图；图3为本专利技术数字电路复位的方法第二实施例中控制模块处理的流程示意图；图4为本专利技术数字电路复位的系统第一实施例的结构示意图；图5为图4中控制模块的结构示意图。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施例方式应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。参照图1，图I为本专利技术数字电路复位的方法第一实施例的流程示意图。本实施例提供的种数字电路复位的方法，包括以下步骤步骤S10，检测电路检测数字电路中相邻的两寄存器之间的传输时间，并将传输时间最长的时间输出至控制模块；本实施例中，例如，上述数字电路包括依次连接的第一寄存器、第二寄存器、第三寄存器和第四寄存器，其由第一寄存器的输出端至第二寄存器的输入端的之间路径为第一传输路径，第二寄存器的输出端至第三寄存器的输入端的之间路径为第二传输路径，第三寄存器的输出端至第四寄存器的输入端的之间路径为第三传输路径。首先由检测电路检测一电信号分别从上述第一传输路径、第二传输路径和第三传输路径传输所需要的时间，并将传输的时间最长的时间输出至控制模块，供控制模块分析和控制数字电路的工作状态。步骤S20，上述控制模块根据上述传输时间最长的时间及当前的时钟频率控制数字电路的工作状态。本实施例中，当当前的时钟频率过快时，数字电路的寄存器将无法正常完成正常的储存功能，从而需要对数字电路进行复位。具体地，需要判断当前的时钟频率是否能够满足上述第一寄存器、第二寄存器、第三寄存器和第四寄存器正常完成储存功能。当上述第一传输路径、第二传输路径和第三传输路径中第一传输路径最长，则信号在第一传输路径所需要的传输时间也最长。当当前时钟的周期小于第一传输路径的传输时间时，则第二寄存器将无法正常完成储存，此时由控制模块控制数字电路进入复位状态；当当前时钟的周期大于等于第一传输路径的传输时间时，则第一寄存器、第二寄存器、第三寄存器和第四寄存器可正常完成储存，此时由控制模块控制数字电路进入工作状态。本专利技术通过检测数字电路中相邻的两寄存器的传输时间，并通过控制模块根据传输时间中最长的时间和时钟频率控制数字电路的工作状态。因此，在实现上电和掉电的复位时，减少了传统的模拟开关电路所产生的功耗，从而降低了整个电路的功耗。参照图2，图2为本专利技术数字电路复位的方法第一实施例中控制模块处理的流程示意图。基于上述实施例，本实施例中上述步骤S20具体包括步骤S201，判断上述传输时间中最长的时间是否大于上述数字电路的时钟周期；若是，则执行步骤S202，否则执行步骤S203。 步骤S202，控制上述数字电路中的寄存器进入复位状态；步骤S203，启动计时器，并当计时器的时间达到第一预置时间时，控制数字电路中的寄存器进入工作状态。本实施例中，当信号通过上述第一传输路径所需要的时间大于上述数字电路当前的时钟周期时，则第二寄存器将无法正常完成储存，因此需要控制数字电路中的寄存器进入复位状态，从而防止数字电路死机。当信号通过第一传输路径所需要的时间小于等于数字电路当前的时钟周期时，所有的传输路径的传输时间将均小于数字电路当前的时钟周期，则所有的寄存器能够正常完成储存功能，因此需要控制数字电路中的寄存器进入工作状态。具体地，当信号通过第一传输路径所需要的时间小于等于数字电路当前的时钟周期时，首先启动控制模块的计时器，然后当计时器计时的时间达到预置的时间时，控制模块将控制数字电路中的寄存器进入工作状态。本实施例中通过计时器来延迟控制模块对数字电路的工作状态的控制，从而防止时钟频率的波动造成数字电路的反复复位，进而影响数字电路的使用寿命。应当说明的是，本实施例中，上述预置时间可根据实际需要进行设置，在此不作进一步的限定。进一步地，参照图3，图3为本专利技术数字电路复位的方法第二实施例中控制模块处理的流程示意图。基于上述实施例，本实施例中，在执行上述步骤S203之前还包括步骤S204，判断控制模块的寄存器的工作电压是否小于预置的储存电压；若是，则执行步骤S202，否则执行步骤S203。本实施例中，储存电压为寄存器的完成正常储存功能的工作电压。一般的该储存电压为I. 5V,而控制模块的寄存器的存储电压可设置为大于I. 5V的一电压值,例如可设置为1.7本文档来自技高网...

【技术保护点】
一种数字电路复位的方法，其特征在于，包括以下步骤：检测电路检测数字电路中相邻的两寄存器之间的传输时间，并将所述传输时间最长的时间输出至控制模块；所述控制模块根据所述传输时间最长的时间及当前的时钟频率控制所述数字电路的工作状态。

【技术特征摘要】
1.一种数字电路复位的方法，其特征在于，包括以下步骤 检测电路检测数字电路中相邻的两寄存器之间的传输时间，并将所述传输时间最长的时间输出至控制模块； 所述控制模块根据所述传输时间最长的时间及当前的时钟频率控制所述数字电路的工作状态。2.如权利要求I所述的数字电路复位的方法，其特征在于，所述控制模块根据所述传输时间最长的时间及当前的时钟频率控制所述数字电路的工作状态步骤具体包括 判断所述传输时间中最长的时间是否大于所述数字电路的时钟周期； 若是，则控制所述数字电路中的寄存器进入复位状态； 若否，则启动计时器，并当计时器的时间达到第一预置时间时，控制所述数字电路中的寄存器进入工作状态。3.如权利要求2所述的数字电路复位的方法，其特征在于，在执行所述启动计时器，并当计时器的时间达到第一预置时间时，控制所述数字电路中的寄存器进入工作状态步骤之前还包括 判断所述控制模块的寄存器的工作电压是否小于预置的储存电压； 若是，则执行所述控制所述数字电路中的寄存器进入复位状态步骤； 若否，则执行所述启动计时器，并当计时器的时间达到第一预置时间时，控制所述数字电路中的寄存器进入...

【专利技术属性】
技术研发人员：乔爱国，刘小灵，谢韶波，
申请(专利权)人：深圳市芯海科技有限公司，
类型：发明
国别省市：