一种应用于高频PLL的片内上电复位检测电路制造技术

本发明专利技术提出一种适用于但不限定于高频PLL的片内上电复位检测电路。上电复位检测电路在电源电压未升高到设定值时，输出一直为低电平；当电源电压升高到设定值时，输出置为高电平信号，使电路开始正常工作。当电源电压达到正常电压值时，输出低电平，给出一个上电复位脉冲信号，从而实现了上电复位检测。具有易于实现，静态功耗低的特点。对于避免对电源电压上电敏感的高频电路的简便点，提供了新的解决方案。

【技术实现步骤摘要】

本专利技术属于集成电路
，具体设计电复位检测电路，尤其适用于高频PLL电路中的片内上电复位检测电路。
技术介绍
片内上电复位检测电路非常适用于CMOS工艺的混合信号芯片。当对芯片系统加电时，由于板上电容原因，芯片内的电源电压会从零缓慢上升到正常工作电压。但对于芯片内的CMOS器件的任一 MOS管，要工作只需要一个超过管子阈值的电压，如果电源电压没有上升到芯片系统要求的正常工作电压，就使电路开始工作很容易引起数字电路或存储单元的误差，造成系统运行错误；对于高频PLL电路，如果在上电过程中，电荷泵由于鉴频鉴相器产生错误的输出信号而对电容进行充放电会将压控振荡器控制电压信号置为一个固定电位，这样很容易导致整个锁相环环路失锁，无法产生正常时钟。所以研究一种新的片内上电复位检测电路对于芯片相当重要。
技术实现思路
本专利技术为解决上述技术问题，提出一种适用于但不限定于高频PLL的片内上电复位检测电路。上电复位检测电路在电源电压未升高到设定值时，输出一直为低电平；当电源电压升高到设定值时，输出置为高电平信号，使电路开始正常工作。当电源电压达到正常电压值时，输出低电平，给出一个上电复位脉冲信号。由上电复位脉冲信号打开使能端，让芯片内锁相环开始工作。当电源电压达到正常电压值时，输出低电平，给出一个上电复位脉冲信号，从而实现了上电复位检测。具有易于实现，静态功耗低的特点。对于避免对电源电压上电敏感的高频电路的简便点，提供了新的解决方案。本专利技术解决其技术问题所采用的技术方案是提出一种适用于但不限定于高频PLL的片内上电复位检测电路,其特征是包括上电延时电路和上电复位检测电路,上电复位检测电路在电源电压未升高到设定值时，输出一直为低电平，当电源电压升高到设定值时，输出置为高电平信号，使电路开始正常工作，当电源电压达到正常电压值时，输出低电平，给出一个上电复位脉冲信号。上电复位检测电路在电源电压未升高到设定值时，输出一直为低电平；当电源电压升高到设定值时，输出置为高电平信号，使电路开始正常工作。当电源电压达到正常电压值时，输出低电平，给出一个上电复位脉冲信号。由上电复位脉冲信号打开使能端，让芯片内锁相环开始工作。当电源电压达到正常电压值时，输出低电平，给出一个上电复位脉冲信号，从而实现了上电复位检测。具有易于实现，静态功耗低的特点。对于避免对电源电压上电敏感的高频电路的简便点。其还在于当片外电源开始上电时,片内电源VDD+和VDD-由相同pin脚同时充电，经过上电延时电路产生上电速度不同的两个电压IN+和IN-，IN+、IN-电位不同由于上电速度不同会产生交叉点。 其还在于采用电阻、电容和PMOS管组成延时电路，加入PMOS管加大上电延时，在同等延时条件下可降低电阻及电容值。其还在于采用多级级联的方式，使用小尺寸电阻电容值实现大电阻电容的延时效果。其还在于上电结束时，IN-电压固定为一个低于电源电压值，IN+电压固定为电源电压。其还在于当IN-电位高于IN+电位时，P0R_0U T输出为低电平；当IN+电位高于IN-电位时，P0R_0UT输出为高电平；当片内电压充电完成后，IN+电位等于片内电源电压，P0R_0UT输出为低电平，完成上电复位检测。其还在于采用小电流比较器、反相器、单端共源级放大器组成上电复位检测电路，上电结束时电路处于低功耗状态。 其还在于随着上电电压变化，比较器输入管处于不同的导通状态，实现上电检测复位效果。其还在于由于在不同温度、电压以及制造产生的偏差，上电延时电路产生的延时会不同，但由于比较器的增益足够大，上电复位检测电路仍然可以实现上电检测并复位功倉泛。与现有技术相比，本专利技术具有以下有益效果(I)使用高增益比较器，保证在芯片上电未达到要求电压时，输出信号一直置零。(2)使用的上电复位检测电路可以通过设置输入管不同的工作区，来实现完全上电后输出电平置零，静态功耗很小。(3)对于对电源电压上电敏感的高频电路的简便点避免，提供了新的解决方案。附图说明图I是本专利技术的上电延时电路示意图。图2是本专利技术的上电复位检测电路示意图。图3是使用本专利技术应用的一种高频PLL的片内上电复位检测电路结构示意框图。具体实施例方式下面结合附图和实施例对本专利技术进一步说明。适用于但不限定于高频PLL的片内上电复位检测电路，其特征是包括上电延时电路和上电复位检测电路，上电复位检测电路在电源电压未升高到设定值时，输出一直为低电平，当电源电压升高到设定值时，输出置为高电平信号，使电路开始正常工作，当电源电压达到正常电压值时，输出低电平，给出一个上电复位脉冲信号。上电复位检测电路在电源电压未升高到设定值时，输出一直为低电平；当电源电压升高到设定值时，输出置为高电平信号，使电路开始正常工作。当电源电压达到正常电压值时，输出低电平，给出一个上电复位脉冲信号。由上电复位脉冲信号打开使能端，让芯片内锁相环开始工作。当电源电压达到正常电压值时，输出低电平，给出一个上电复位脉冲信号，从而实现了上电复位检测。其还在于当片外电源开始上电时，片内电源VDD+和VDD-由相同pin脚同时充电，经过上电延时电路产生上电速度不同的两个电压IN+和IN-，IN+、IN-电位不同由于上电速度不同会产生交叉点。其还在于采用电阻、电容和PMOS管组成延时电路，加入PMOS管加大上电延时，在同等延时条件下可降低电阻及电容值。其还在于采用多级级联的方式，使用小尺寸电阻电容值实现大电阻电容的延时效果。其还在于上电结束时，IN-电压固定为一个低于电源电压值，IN+电压固定为电源电压。其还在于当IN-电位高于IN+电位时，P0R_0UT输出为低电平；当IN+电位高于IN-电位时，P0R_0UT输出为高电平；当片内电压充电完成后，IN+电位等于片内电源电压，P0R_0UT输出为低电平，完成上电复位检测。其还在于采用小电流比较器、反相器、单端共源级放大器组成上电复位检测电路， 上电结束时电路处于低功耗状态。其还在于随着上电电压变化，比较器输入管处于不同的导通状态，实现上电检测复位效果。其还在于由于在不同温度、电压以及制造产生的偏差，上电延时电路产生的延时会不同，但由于比较器的增益足够大，上电复位检测电路仍然可以实现上电检测并复位功倉泛。图I是本专利技术的上电延时电路示意图，如图I所示包括PMOS管Ml、M2、电阻R1、R2、R3、R4、电容C1、C2 ;上电复位检测电路，图2是本专利技术的上电复位检测电路示意图，如图2 所示包括匪05管115、]\16、]\17、]\19、]\110，PMOS 管 Ml、M2、M3、M4、M8，电阻 R1。其中图I所示PMOS管Ml、M2、电阻R3、R4、电容Cl、C2构成上电延时电路，当片外电源开始上电时，片内电源VDD+和VDD-由相同pin脚同时充电，经过上电延时电路产生上电速度不同的两个电压IN+、IN-; IN+、IN-电位不同由于上电速度不同会产生交叉点。图2 所示 NMOS 管 M5、M6、M7、M9、M10, PMOS 管 Ml、M2、M3、M4、M8,电阻 Rl 构成上电复位检测电路。当IN-电位高于IN+电位时，P0R_0UT输出为低电平；当IN+电位高于IN-电位时，P0R_0UT输出为高电平；当片内电压充电完成后，IN+电位等于片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于高频PLL的片内上电复位检测电路，其特征是包括上电延时电路和上电复位检测电路，上电复位检测电路在电源电压未升高到设定值时，输出一直为低电平，当电源电压升高到设定值时，输出置为高电平信号，使电路开始正常工作，当电源电压达到正常电压值时，输出低电平，给出一个上电复位脉冲信号。2.根据权利要求I所述的应用于高频PLL的片内上电复位检测电路，其特征是当片外电源开始上电时，片内电源VDD+和VDD-由相同pin脚同时充电，经过上电延时电路产生上电速度不同的两个电压IN+和IN-，IN+、IN-电位不同由于上电速度不同产生交叉点。3.根据权利要求2所述的应用于高频PLL的片内上电复位检测电路，其特征是采用电阻、电容和PMOS管组成延时电路，加入PMOS管加大上电延时，在同等延时条件下降低电阻及电容值。4.根据权利要求2所述的应用于高频PLL的片内上电复位检测电路，其特征是采用多级级联的方式，使用小尺寸电阻电容值实现大电阻电容的延时效果。5.根据权利要求2所述的上电延时电路，其特征是上电结束时，IN-电压...

【专利技术属性】
技术研发人员：王觊婧，李峰，欧阳伟，徐学军，罗可，杜伟章，
申请(专利权)人：湖南华宽通电子科技有限公司，
类型：发明
国别省市：