闪存及其制作方法技术

本申请提供了一种闪存及其制作方法。该制作方法包括：步骤S1.在半导体衬底的上表面上制作包含浮栅和控制栅的栅极结构，控制栅的上表面与半导体衬底的上表面的距离为H1；步骤S2.在栅极结构的两侧制作侧墙、源极和漏极；步骤S3.在源极和漏极上形成第一金属插塞；步骤S4.回蚀第一金属插塞得到第二金属插塞，第二金属插塞的上表面与半导体衬底的上表面的距离为H2，且H2＜H1；步骤S5.在完成回蚀的半导体衬底上沉积介电材料，形成介质层。作为共源极的第二金属插塞上表面与半导体衬底间的距离小于控制栅的上表面与半导体衬底之间距离，因此，增大了字线接触孔与共源极之间的距离，有效解决由于电压过大产生漏电流的问题。

【技术实现步骤摘要】

本申请涉及半导体制造
，具体而言，涉及一种。
技术介绍
在闪存的制作中,共源极(common source) —般采用自对准共源极(SAS)结构。现有技术中自对准共源极的形成方法一般包括:首先进行第一次光刻以覆盖漏极，这可以通过在具有字线的半导体衬底以及部分字线上涂覆光刻胶以形成第一光阻层并对第一光阻层进行显影后形成与源极对应的图形而实现；然后对源极进行杂质离子注入；随后将第一光阻层去除后对整个结构进行退火；退火后进行第二次光刻，该过程类似于第一次光刻，从而形成与光阻层图形对应的共源区图形；然后对第二光阻层未覆盖的源极进行刻蚀，之后进行第二次杂质离子注入，最后再将第二光阻层去除后对整个结构进行退火以在源极形成自对准共源极。由上述过程可以看出，自对准共源极的制作流程复杂，需要两次光刻、两次离子注入，成本较高，而且上述工艺只适合尺寸较大的半导体器件的制作。为了满足小尺寸器件的需求以及降低成本，目前一般采用金属插塞(w plug)替代自对准共源极，从而避免了两次光刻和两次离子注入的流程。但是，采用金属插塞作为共源极时，如图1所示，共源极106’与字线接触孔105’之间的距离较小，如45nm的晶体管共源极106’与字线接触孔105’之间的距离Q大约为12nm，难以承受擦除过程中18V的高电压，而电压过大容易产生漏电流或失效等造成的数据丢失；另外，如图1所示，共源极106’与栅极结构101’之间以侧墙102’进行隔离，但是由于侧墙102’的厚度L2较小，栅极结构101’中控制栅的电子容易穿过侧墙102’进入共源极106’中，产生漏电电流。【专利技术内容】本申请旨在提供一种，以解决现有技术中共源极难以承受擦除过程的高电压的问题。为了实现上述目的，根据本申请的一个方面，提供了一种闪存的制作方法，该制作方法包括:步骤S1，在半导体衬底的上表面上制作包含浮栅和控制栅的栅极结构，控制栅的上表面与半导体衬底的上表面的距离为Hi ;步骤S2，在栅极结构的两侧制作侧墙、源极和漏极；步骤S3，在源极和漏极上形成第一金属插塞；以及步骤S4，回蚀第一金属插塞得到第二金属插塞，第二金属插塞的上表面与半导体衬底的上表面的距离为H2，且H2 <氏，第二金属插塞作为闪存的共源极。进一步地，上述控制栅的下表面与半导体衬底的上表面的距离为H3，且H2 < H3。进一步地,形成上述第一金属插塞的材料为金属鹤。进一步地，上述步骤S3包括:步骤S31，在半导体衬底上沉积金属；步骤S32，将金属减薄至侧墙的顶部所在平面，得到第一金属插塞。进一步地，上述步骤S32采用化学机械抛光法减薄金属，化学机械抛光中金属与氮化硅的选择比为20:1?50:1，优选30:1?50:1。 进一步地，形成侧墙的侧墙材料为氧化硅和/或氮化硅。进一步地，上述制作方法在完成步骤S4之后还包括:步骤S5，在所述半导体衬底上沉积介电材料，形成介质层；步骤S6，刻蚀位于漏极的介质层，形成凹槽；步骤S7，向凹槽内沉积金属，形成第三金属插塞。进一步地，上述步骤S6包括:步骤S61，在完成步骤S5的半导体衬底上沉积形成光刻胶层；步骤S62，对光刻胶层进行图案化处理，在漏极对应的位置形成开口，且开口的宽度大于相邻第二金属插塞的宽度；步骤S63，以图案化的光刻胶层为掩膜，对介质层进行刻蚀，形成凹槽；步骤S64，去除图案化的光刻胶层。进一步地，形成上述介质层的介电材料为S1CH、氧化硅、氮化硅、氟硅玻璃或掺杂碳的氧化硅，上述刻蚀过程中，介质层与侧墙的选择比为20:1?100:1，优选30:1?100:1，更优选40:1?90:1，进一步优选50:1?80:1。根据本申请的另一方面，提供了一种闪存，包括:栅极结构，设置在半导体衬底的上表面上，栅极结构包括控制栅，控制栅的上表面与半导体衬底的上表面的距离为氏；侧墙，设置在栅极结构的侧壁上；漏极，设置在栅极结构的一侧的半导体衬底中；源极，与漏极相对地设置在所述栅极结构的另一侧的所述半导体衬底中；共源极，设置在对应源极的半导体衬底的上表面上，该共源极的上表面与半导体衬底的上表面的距离为H2，且H2 <氏。进一步地，上述控制栅的下表面与半导体衬底的上表面的距离为氏，且!12 ( H3。进一步地，形成上述共源极的材料为金属钨。应用本申请的技术方案，第二金属插塞作为共源极其上表面与半导体衬底间的距离为H2;后续制作在栅极结构上的字线接触孔的下表面与控制栅的上表面在同一平面上，而控制栅的上表面与半导体衬底之间距离为Hi，且H2 < H1；因此，字线接触孔与共源极之间的距离增大，增加了共源极的承受电压极限，进而有效解决了由于电压过大产生漏电流或失效等造成的数据丢失。【附图说明】构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:图1示出了现有技术中闪存的剖面结构示意图；图2示出了本申请一种优选实施方式的共源极的制作方法流程示意图；图3至图9示出了实施图2所示各流程后的器件剖面结构示意图图3示出了在半导体衬底上形成栅极结构后的剖面结构示意图；图4示出了在图3所示的栅极结构两侧形成侧墙、源极和漏极后的剖面结构示意图；图5示出了在图4所示的源极和漏极形成第一金属插塞后的剖面结构示意图；图6示出了回蚀图5所示的第一金属插塞后的剖面结构示意图；图7示出了在图6所示半导体衬底上沉积介电材料后的剖面结构示意图；图8示出了刻蚀图7所示漏极中的介质层形成凹槽后的剖面结构示意图；图9示出了向图8中的凹槽内沉积金属后的剖面结构示意图；以及图10示出了本申请一种优选实施方式提供的闪存的剖面结构示意图。【具体实施方式】应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种闪存的制作方法，其特征在于，所述制作方法包括：步骤S1，在半导体衬底的上表面上制作包含浮栅和控制栅的栅极结构，所述控制栅的上表面与所述半导体衬底的上表面的距离为H1；步骤S2，在所述栅极结构的两侧制作侧墙、源极和漏极；步骤S3，在所述源极和漏极上形成第一金属插塞；以及步骤S4，回蚀所述第一金属插塞得到第二金属插塞，所述第二金属插塞的上表面与所述半导体衬底的上表面的距离为H2，且H2＜H1，所述第二金属插塞作为所述闪存的共源极。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡建强，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31